局部硅应变／应力测量对照
先补位置、测量校准与填孔前基线。
比较方案
比较各方案的用途、所需数据与限制。
针对「TSV 周边应力与禁布区设计」，先了解每个方案能回答什么，再安排验证顺序。
目前比较0个方案在这一页直接选择 2–3 个方案；排列顺序不代表推荐。
查看完整方案信息选择方案
挑选要并排检查的候选
请先选择至少 2 个方案。
查看完整方案信息 →BLNKK 不会预先替你选择，也不会把排列顺序当作推荐。
BLNKK 评估整理
补充工程条件 →下一步
可以先比较用途与限制；补充关键样品条件后，再规划验证。
已选 0 个方案相关条件已确认 0 / 5尚未选择方案；以下根据当前工程问题整理。
优先待确认事项 · 5
01周边硅／器件位置可对准待确认
02测量映射与可见深度明确待确认
03基线与热历史有对照待确认
04本叠层与测量可校准待确认
05器件反应与性能准则可比待确认
相关评估路径
评估准备清单
根据相关工程条件整理的讨论准备事项；不代表原厂硬性要求或资料已具备。
- 周边硅／器件位置可对准
- 测量映射与可见深度明确
- 基线与热历史有对照
- 本叠层与测量可校准
其余 1 项准备资料
- 器件反应与性能准则可比
各方案的专属输入与适用限制，请同时查看上方比较表。
讨论时先问
- Raman／应变可观察量与模型分量如何对应？
- 填孔前既有应力与操作温度是否有同位置基线？
- 本器件方向、无 TSV 对照和性能准则如何决定距离比较？
公开参考来源 · 9
- Ye Zhu et al. / author repository · On the Origins of Near-Surface Stresses in Silicon around Cu-filled and CNT-filled Through Silicon Vias ↗
查看来源说明与限制
Cu／CNT TSV 试片的 micro-Raman 比较分离填孔前既有应力与热膨胀失配贡献。
2016 特定试片；不推荐 CNT 替换、不外推应力大小或 禁布区 距离，亦非所有 Cu TSV 的根本原因判定。
- NIST authors · Micro-scale Measurement and Modeling of Stress in Silicon Surrounding a Tungsten-filled Through-Silicon Via ↗
查看来源说明与限制
W TSV 研究比较 Raman 与模型；硅各向异性和工艺应力需考虑，峰位不直接等于单一应力分量。
2011 W TSV 方法背景；不能将 W 的材料常数、结果或 禁布区 距离搬到 Cu TSV，需本叠层校准。
- Nova · Nova Elipson TSV 周边 Raman 应力测量 ↗
查看来源说明与限制
Nova 产品页支持 Raman 材料测量；IBM／Nova 的 2023 年 SPIE 论文具名使用 Elipson 并说明测量几何限制。
适用边界 研究的单面几何不能分离面内／面外应力分量，金属覆层也会阻挡该测量。光谱不会直接给出完整 3D 应力张量或安全 keep-out；高分辨率分布图也不等于量产监控节拍。 评估准备 BLNKK 建议整理 TSV 几何、晶向、覆层、温度和工艺历史，建立与参考区域及模型坐标一致的扫描位置。 向供应商确认 请确认光学可达性、波长／偏振、有效深度、应力换算和校准，以及扫描或量产采样方式；再结合器件允许条件进行评估。
- TSMC · TSMC SoIC 三维芯片堆叠平台 ↗
查看来源说明与限制
TSMC 介绍 SoIC 的设计制造支持，并说明不同堆叠方式及 WoW 薄型 TSV。
适用边界 公开介绍未给出可直接套用的 TSV 禁入区或应力合格值。不同堆叠方式的尺寸和节点条件不能相互套用。 评估准备 BLNKK 建议整理芯片与 TSV 布局、邻近器件、材料及热历程、所选堆叠方式，以及可获取的设计规则。 向供应商确认 确认 PDK／TSV 及器件布局规则、兼容性和供应商可提供的分析数据，讨论热机械验证与设计批准流程。
- Thermo Fisher Scientific · DXR3 TSV 周边硅 Raman 光谱比较 ↗
查看来源说明与限制
2024 年 11 月应用笔记介绍硅分析并列出 DXR3／DXR3xi；具名应变成像案例使用 DXR3xi。
适用边界 公开硅案例不等于 DXR3 已验证的 TSV 应力规格或禁布区判定；不能承诺任意埋藏区域的测量。 评估准备 BLNKK 建议整理硅晶向、覆盖层、目标位置、热历史及低应变参考，记录激光条件以检查加热影响。 向供应商确认 确认波长／光学可达性、峰位校准、空间采样、应力换算模型，以及实际 TSV 样品的验证方法。
- k-Space Associates · kSA BandiT 晶圆工艺温度对照 ↗
查看来源说明与限制
官方说明带边测温与材料相关校准。
适用边界 重掺杂等情况可能需要另一测温模式，不能套用单一材料范围。晶圆测温不等于封装结温映射或直接预测 TSV 应力／keep-out。 评估准备 BLNKK 建议整理材料、掺杂、膜叠层、窗口／光路及热处理时程，规划校准和模型所需的同步温度对照。 向供应商确认 请确认适用模式、材料校准、光学可接近性、测量范围及不确定度，以及多晶圆／扫描选配。
- Bruker · D8 DISCOVER 晶体薄膜应力对照 ↗
查看来源说明与限制
官方列出薄膜应变、残余应力及微区衍射。
适用边界 测量范围和方法取决于配置及试样；晶格应变不等于完整 TSV 热应力场，也不能直接确定 keep-out。 评估准备 BLNKK 建议整理晶相、晶向、膜层／工艺历史及参考试样，明确应变转应力所用材料参数和对照位置。 向供应商确认 请确认光斑和取样范围、几何／光学配置、参考及应力分析假设，讨论代表性试样验证。
- PVA TePla · SIRD 晶圆区域应力光学测量 ↗
查看来源说明与限制
原厂 SIRD 产品及技术页面介绍了透射偏振测量、应力分析与材料系数。
适用边界 信号反映测量区域及透射光路，不能直接作为完整三维应力张量或器件禁布区合格依据。 评估准备 BLNKK 建议准备晶圆材料与厚度、金属覆盖及位置图、工艺热历史和基线样品，并说明模型需要比较的可观测量。 向供应商确认 确认可测区域、材料校准、空间分辨率及光路影响，讨论如何将测量信号与模型中的相同可观测量对照。
- Siemens Digital Industries Software · Calibre 3DStress 多尺度 3D IC 应力与翘曲分析 ↗
查看来源说明与限制
现行产品页面与 2025 年技术文章说明多尺度分析和器件级回标。官方 FAQ 明确区分不含裸片细节的封装粗略分析，以及需要详细结构和材料数据的器件级分析。
适用边界 缺少裸片细节数据仍可开展整体封装粗略分析，但器件级准确度需要详细结构与材料数据；结果不能直接作为通用 TSV 禁布距离或电学良率认证。 评估准备 BLNKK 建议准备 TSV 与器件几何、材料和温度历程，以及应力测量、器件响应和晶圆代工方判定阈值。 向供应商确认 请确认适用版本、版图与材料数据需求、回标接口和校准方式，并明确禁布区的电学验证责任。
完整评估记录展开查看完整条件、各路径规则及原始评估说明。
当前判断与下一步
依据自述条件和公开资料整理；可先评估不代表已验证样品适用性或根因。排列顺序不代表最佳方案。
已知条件 · 0
重要的未知条件 · 5
- 异常是否在 TSV 周边硅／有源器件，且有距离、方向与器件位置图？露铜高度、衬层漏电与 RDL 裂纹另保留；TSV 标称直径不能定位周边器件反应。
- 局部应变／Raman 测量是否有校准、方向与采样深度限制？Raman 峰位不直接等于单一应力分量；测量温度、方向与表面状态需记录。
- 填孔前基线、退火／操作温度及冷却历史是否可比？填孔前既有应力与 CTE 失配可能并存；不要将室温测量外推所有操作温度。
- 模型是否用本 TSV／衬层／硅方向与实际边界，且和测量校准？材料、几何、残留应力与松弛假设须可追溯；W TSV 常数与直径经验不能搬到 Cu。
- 相同距离／方向的器件参数是否有无 TSV 对照、温度与性能准则？需器件方向和正常工艺基线；应力图变小不能直接判定器件 禁布区 合格距离。
值得评估的路径
局部硅应变／应力测量对照
先补位置、测量校准与填孔前基线。
- 异常是否在 TSV 周边硅／有源器件，且有距离、方向与器件位置图？
- 局部应变／Raman 测量是否有校准、方向与采样深度限制？
- 填孔前基线、退火／操作温度及冷却历史是否可比？
哪些条件会改变这条路径
- 异常是否在 TSV 周边硅／有源器件，且有距离、方向与器件位置图？支持先评估: 周边硅／器件位置可对准 · 目前不适合: 只有 TSV 高度或导通异常
- 局部应变／Raman 测量是否有校准、方向与采样深度限制？支持先评估: 测量映射与可见深度明确 · 目前不适合: 只有未校准峰位／单一标量
- 填孔前基线、退火／操作温度及冷却历史是否可比？支持先评估: 基线与热历史有对照 · 目前不适合: 只有填孔后室温值
本叠层模型校准与相对比较
先补本叠层参数、热历史和对应测量。
- 异常是否在 TSV 周边硅／有源器件，且有距离、方向与器件位置图？
- 局部应变／Raman 测量是否有校准、方向与采样深度限制？
- 填孔前基线、退火／操作温度及冷却历史是否可比？
- 模型是否用本 TSV／衬层／硅方向与实际边界，且和测量校准？
哪些条件会改变这条路径
- 异常是否在 TSV 周边硅／有源器件，且有距离、方向与器件位置图？支持先评估: 周边硅／器件位置可对准 · 目前不适合: 只有 TSV 高度或导通异常
- 局部应变／Raman 测量是否有校准、方向与采样深度限制？支持先评估: 测量映射与可见深度明确 · 目前不适合: 只有未校准峰位／单一标量
- 填孔前基线、退火／操作温度及冷却历史是否可比？支持先评估: 基线与热历史有对照 · 目前不适合: 只有填孔后室温值
- 模型是否用本 TSV／衬层／硅方向与实际边界，且和测量校准？支持先评估: 本叠层与测量可校准 · 目前不适合: 只有通用／未校准模型
器件反应与 禁布区 布局比较
先补无 TSV 器件对照、温度与性能准则。
- 异常是否在 TSV 周边硅／有源器件，且有距离、方向与器件位置图？
- 相同距离／方向的器件参数是否有无 TSV 对照、温度与性能准则？
哪些条件会改变这条路径
- 异常是否在 TSV 周边硅／有源器件，且有距离、方向与器件位置图？支持先评估: 周边硅／器件位置可对准 · 目前不适合: 只有 TSV 高度或导通异常
- 相同距离／方向的器件参数是否有无 TSV 对照、温度与性能准则？支持先评估: 器件反应与性能准则可比 · 目前不适合: 只有应力图、无器件控制
接下来先做
尚未提供结果；先补充关键条件，再安排评估。
- 异常是否在 TSV 周边硅／有源器件，且有距离、方向与器件位置图？
准备这些资料
- 距离／方向坐标；填孔前后与温度基线；测量深度／校准
- 位置与器件方向；无 TSV 正常对照；测量／性能可交付范围
- 本叠层校准模型；距离／方向／温度器件数据；性能准则与热历史
- 适用于光学可达的硅区域；官方 TSV 研究展示不同工艺与阵列的线扫描和分布图。
- 可作为三维堆叠设计及制造流程候选；需确认所选架构、芯片尺寸、节点及供应商兼容性。
- 可评估能够取得有效硅信号的目标区域；光学可达性、参考样品及应力换算需逐项验证。
- 原厂用途为薄膜沉积和热处理中的晶圆／薄膜测温；材料、光学路径及模式需验证。
- 适合评估可获得衍射信号的晶体材料／薄膜。TSV 代表性材料和参考试样的可测性需确认。
- 可用于透光晶圆区域；应先确认金属遮挡、厚度、材料和测量配置。
- 适合堆叠裸片、异构集成及芯片与封装协同设计，比较局部应力与完整组装的影响。 TSV、衬层与元件位置几何 制程温度、材料及无应力参考 实测应力、元件响应与代工验收
讨论时先问
- Raman／应变可观察量与模型分量如何对应？
- 填孔前既有应力与操作温度是否有同位置基线？
- 本器件方向、无 TSV 对照和性能准则如何决定距离比较？
公开参考来源
Ye Zhu et al. / author repository · On the Origins of Near-Surface Stresses in Silicon around Cu-filled and CNT-filled Through Silicon Vias ↗2016 特定试片；不推荐 CNT 替换、不外推应力大小或 禁布区 距离，亦非所有 Cu TSV 的根本原因判定。
NIST authors · Micro-scale Measurement and Modeling of Stress in Silicon Surrounding a Tungsten-filled Through-Silicon Via ↗2011 W TSV 方法背景；不能将 W 的材料常数、结果或 禁布区 距离搬到 Cu TSV，需本叠层校准。
Nova · Nova Elipson TSV 周边 Raman 应力测量 ↗适用边界 研究的单面几何不能分离面内／面外应力分量，金属覆层也会阻挡该测量。光谱不会直接给出完整 3D 应力张量或安全 keep-out；高分辨率分布图也不等于量产监控节拍。 评估准备 BLNKK 建议整理 TSV 几何、晶向、覆层、温度和工艺历史，建立与参考区域及模型坐标一致的扫描位置。 向供应商确认 请确认光学可达性、波长／偏振、有效深度、应力换算和校准，以及扫描或量产采样方式；再结合器件允许条件进行评估。
TSMC · TSMC SoIC 三维芯片堆叠平台 ↗适用边界 公开介绍未给出可直接套用的 TSV 禁入区或应力合格值。不同堆叠方式的尺寸和节点条件不能相互套用。 评估准备 BLNKK 建议整理芯片与 TSV 布局、邻近器件、材料及热历程、所选堆叠方式，以及可获取的设计规则。 向供应商确认 确认 PDK／TSV 及器件布局规则、兼容性和供应商可提供的分析数据，讨论热机械验证与设计批准流程。
Thermo Fisher Scientific · DXR3 TSV 周边硅 Raman 光谱比较 ↗适用边界 公开硅案例不等于 DXR3 已验证的 TSV 应力规格或禁布区判定；不能承诺任意埋藏区域的测量。 评估准备 BLNKK 建议整理硅晶向、覆盖层、目标位置、热历史及低应变参考，记录激光条件以检查加热影响。 向供应商确认 确认波长／光学可达性、峰位校准、空间采样、应力换算模型，以及实际 TSV 样品的验证方法。
k-Space Associates · kSA BandiT 晶圆工艺温度对照 ↗适用边界 重掺杂等情况可能需要另一测温模式，不能套用单一材料范围。晶圆测温不等于封装结温映射或直接预测 TSV 应力／keep-out。 评估准备 BLNKK 建议整理材料、掺杂、膜叠层、窗口／光路及热处理时程，规划校准和模型所需的同步温度对照。 向供应商确认 请确认适用模式、材料校准、光学可接近性、测量范围及不确定度，以及多晶圆／扫描选配。
Bruker · D8 DISCOVER 晶体薄膜应力对照 ↗适用边界 测量范围和方法取决于配置及试样；晶格应变不等于完整 TSV 热应力场，也不能直接确定 keep-out。 评估准备 BLNKK 建议整理晶相、晶向、膜层／工艺历史及参考试样，明确应变转应力所用材料参数和对照位置。 向供应商确认 请确认光斑和取样范围、几何／光学配置、参考及应力分析假设，讨论代表性试样验证。
PVA TePla · SIRD 晶圆区域应力光学测量 ↗适用边界 信号反映测量区域及透射光路，不能直接作为完整三维应力张量或器件禁布区合格依据。 评估准备 BLNKK 建议准备晶圆材料与厚度、金属覆盖及位置图、工艺热历史和基线样品，并说明模型需要比较的可观测量。 向供应商确认 确认可测区域、材料校准、空间分辨率及光路影响，讨论如何将测量信号与模型中的相同可观测量对照。
Siemens Digital Industries Software · Calibre 3DStress 多尺度 3D IC 应力与翘曲分析 ↗适用边界 缺少裸片细节数据仍可开展整体封装粗略分析，但器件级准确度需要详细结构与材料数据；结果不能直接作为通用 TSV 禁布距离或电学良率认证。 评估准备 BLNKK 建议准备 TSV 与器件几何、材料和温度历程，以及应力测量、器件响应和晶圆代工方判定阈值。 向供应商确认 请确认适用版本、版图与材料数据需求、回标接口和校准方式，并明确禁布区的电学验证责任。