Chiplet PHY Designer 2025 芯粒互连仿真

Keysight Technologies · 热机械模拟与寿命预测

方案用途: 流片前需要确认芯粒间链路的信号质量与设计裕量。Chiplet PHY Designer 2025 支持利用 PHY 和通道模型比较 D2D 互连。
技术方式: 通过 PHY—通道—PHY 系统模型开展电性仿真，分析 VTF、误码率和串扰。2025 版公告增加 UCIe 2.0、BoW 及 QDR 时钟分析。
适用范围: 面向先进 2.5D／3D 或基板封装的高速芯粒互连。需按实际接口规范、PHY／IP 版本与通道模型确认适配。
限制与待确认事项: 以下为 BLNKK 根据公开资料整理的评估建议，并非原厂保证或必备资料清单。
适用边界
标准支持和仿真符合性不等于实体芯粒已获互操作认证。模型也不能确认键合裂纹、界面失效或用户产品的量产可靠性。
评估准备
BLNKK 建议准备 TX／RX／PHY 模型、通道 S 参数、数据速率、时钟和目标裕量。记录模型版本及串扰、电源和温度假设，以便比较。
向供应商确认
确认软件版本、授权模块及 UCIe／BoW 支持项目，并核对 PHY 模型兼容性。另确认 BER／VTF／时钟的判定条件与实体测试对照方法。
公开依据: 2025 年 1 月公告说明标准支持，产品页另公开 PHY 到 PHY 模型与套件。这些支持流片前分析，尚非实体互操作认证。

补充参考资料

查看公司联系信息，通过官方渠道咨询此方案。