CoWoS-R RDL 中介层与 CTE 缓冲结构

TSMC · 封装结构与变形补偿

方案用途: 大型 HPC／AI 多芯片封装需要高密度互连，同时评估 SoC、转接板与基板之间的热膨胀失配及接合应力。
技术方式: 使用聚合物与铜线路构成 RDL 转接板；厂商说明 RDL 和 C4／底填胶层具有顺应性，可缓冲 SoC 与基板的热失配。
适用范围: 用于 SoC、HBM 和多芯片先进封装集成；需结合芯片布局、供电、散热、基板及板级要求评估。
限制与待确认事项: 以下为 BLNKK 根据公开资料整理的评估建议，并非原厂保证或必备资料清单。
适用边界
这是晶圆代工封装集成服务，并非独立转接板零件；公开架构信息不能替代产品设计规则、翘曲和可靠性确认。
评估准备
建议先整理芯片／HBM 布局、互连及带宽需求、功耗、基板限制，以及散热、翘曲和板级可靠性目标。
向供应商确认
请确认可用设计规则及集成规格、产品尺寸与材料限制、验证要求，以及项目周期、产能和供货安排。
公开依据: TSMC 官方页面列出最小 4 µm RDL 布线节距（2 µm 线宽／线距）及 CTE 缓冲机理；2024 年报确认 CoWoS-R 量产第二年。布线节距并非接点节距，架构说明也不保证任意产品的翘曲表现。

补充参考资料

查看公司联系信息，通过官方渠道咨询此方案。