CoWoS-R RDL 中介层与 CTE 缓冲结构
大型 HPC／AI 多芯片封装需要高密度互连，同时评估 SoC、转接板与基板之间的热膨胀失配及接合应力。
TSMC
查看供应商公开信息，以及目前已收录的技术方案。
查看联系信息 ↓公开能力摘要
- CoWoS-R RDL 中介层与 CTE 缓冲结构 · 封装结构与变形补偿
- TSMC SoIC 三维芯片堆叠平台 · 封装结构与变形补偿
应用范围: HPC／AI 多芯片及 HBM 集成 · 三维堆叠 TSV 设计审查 · 扇出封装架构／位置预算比较
目录中的方案 · 3
TSMC SoIC 三维芯片堆叠平台
TSV 邻近器件评估需要结合实际三维堆叠结构与供应商设计规则进行审查。
TSMC InFO 集成扇出封装
扇出晶粒位移调查可引出封装架构和位置公差的重新比较。
工程问题中的候选方案
以下候选方案已收录于工程问题流程，可继续查看条件、来源和比较内容。
公开来源
联系信息
通过以下官方渠道，自行联系供应商。
北美新客户请展开“North America”，按所在地区链接打开 New Customer Inquiry 表单。亚洲窗口不含日本与中国大陆；中国大陆请选择华北、华南或华东窗口。晶圆制造与先进封装合作请说明需求；台积电不直接销售终端 IC 产品。现有客户请联系原业务负责人。 官方来源 ↗
中国大陆 · 原厂办事机构 · 业务咨询
TSMC China Business Development — East China / Shanghai
官方来源 ↗查阅日期
台湾 · 原厂办事机构 · 业务咨询
TSMC Asia Business Division
官方来源 ↗查阅日期
美国 · 原厂办事机构 · 业务咨询
TSMC North America — Marketing and Customer Service
官方来源 ↗查阅日期
更多地区联系方式 (2)
联系信息根据原厂公开资料整理；具体产品的负责人和服务范围，请向供应商确认。
资料由 BLNKK 根据公开来源整理。公司资料不代表已有对应方案；方案适用性仍需结合实际样品和工程条件确认。