TSMC InFO 集成扇出封装

TSMC · 封装结构与变形补偿

方案用途: 扇出晶粒位移调查可引出封装架构和位置公差的重新比较。
技术方式: InFO 通过重布线层（RDL）及 through-InFO vias（TIV）集成互连；PoP 和 oS 对应不同结构。
适用范围: 官方涵盖移动与 HPC 应用；实际选项、晶粒布局、设计规则及项目导入需向 TSMC 确认。
限制与待确认事项: 以下为 BLNKK 根据公开资料整理的评估建议，并非原厂保证或必备资料清单。
适用边界
平台不会修正已经位移的晶粒或保证良率。公开简介不等于项目设计规则；PoP 与 oS 也不能混用。
评估准备
BLNKK 建议整理晶粒布局、位置公差、RDL／通孔需求、成型测量和验证目标，评估架构变更的代价。
向供应商确认
请确认适用 InFO 选项、设计／数据接口、位置公差和验证方法，另行确认项目导入及供应条件。
公开依据: 原厂页面区分处理器／DRAM 的 InFO-PoP 和基板上多晶粒的 InFO-oS。

联系供应商

查看公司联系信息，通过官方渠道咨询此方案。