FOCoS 高密度扇出芯片基板封装
ASE · 封装结构与变形补偿
- 方案用途
- 大型 AI／HPC 多芯片封装需要密集芯片互连，并兼顾封装厚度、电性能、翘曲和组装条件。
- 技术方式
- 通过扇出重布线层（RDL）整合多芯片，再将扇出模块以倒装方式连接到 BGA 基板；厂商提供 chip-first、chip-last 和硅桥路线。
- 适用范围
- 面向大型高 I/O 封装及 ASIC／HBM、AI／HPC 集成；不同路线的互连结构、材料和加工流程需要分别评估。
- 限制与待确认事项
以下为 BLNKK 根据公开资料整理的评估建议，并非原厂保证或必备资料清单。
适用边界公开线宽／线距和仿真结果对应具体路线或测试结构，不能推广到整个系列；厂商的较低翘曲比较也不构成特定产品保证。
评估准备BLNKK 建议整理芯片布局、I/O 与带宽、模块尺寸、RDL／基板堆叠、盖板与散热，以及翘曲和可靠性目标。
向供应商确认请确认可用路线和设计规则、材料／载具条件、封装翘曲与可靠性验证范围，以及协同设计和试制安排。
- 公开依据
- 厂商页面展示三种路线的测试结构；2025 年发布的 2024 EPTC 论文摘要，分析 FOCoS-CL 的 RDL、载具及基板／盖板对翘曲与应力的影响。
补充参考资料
联系供应商
查看公司联系信息，通过官方渠道咨询此方案。
相关工程问题
以下链接来自已建立的方案关系，可继续查看工程条件和评估准备。
资料由 BLNKK 根据公开来源整理。公司资料不代表已有对应方案；方案适用性仍需结合实际样品和工程条件确认。