Foveros Direct 3D 铜对铜混合键合立体芯粒集成
Intel Foundry · 封装结构与变形补偿
- 方案用途
- AI／HPC 多芯片系统需要更密集的垂直互连，同时评估供电、散热、堆叠结构及键合可靠性。
- 技术方式
- 以铜对铜混合键合取代芯片间焊料微凸点，将 chiplet 垂直堆叠在有源基底芯片上，也可与 EMIB 组合。
- 适用范围
- 面向客户端、数据中心和 AI／HPC 的 3D 多芯片设计；厂商专用简报限定 Intel Foundry 工艺节点，设计访问与供货安排需确认。
- 限制与待确认事项
以下为 BLNKK 根据公开资料整理的评估建议，并非原厂保证或必备资料清单。
适用边界这是需要协同设计的晶圆代工封装平台，并非独立零件；适用工艺和设计规则有限制，公开性能定位不能保证特定堆叠的翘曲、热阻及键合良率。
评估准备BLNKK 建议整理芯片／节点规划、互连与供电、厚度及堆叠、散热路径、键合界面，以及测试和可靠性目标。
向供应商确认请确认可用节点与设计规则、平台访问和时间安排、已验证堆叠／键合条件，以及热机械数据、测试策略和 EMIB 组合范围。
- 公开依据
- 厂商主页面及 2025 年 11 月 Direct 3D 专用技术简报介绍混合键合、垂直堆叠和 EMIB 3.5D 组合；不以 Foveros 2.5D 资料代替。
补充参考资料
联系供应商
查看公司联系信息，通过官方渠道咨询此方案。
相关工程问题
以下链接来自已建立的方案关系，可继续查看工程条件和评估准备。
资料由 BLNKK 根据公开来源整理。公司资料不代表已有对应方案；方案适用性仍需结合实际样品和工程条件确认。