FOCoS 高密度 Fan-Out Chip-on-Substrate

ASE · 封裝結構與變形補償

方案用途: 大型 AI／HPC 多晶粒封裝需要密集晶粒互連，並同時評估封裝厚度、電性、翹曲及組裝條件。
技術方式: 先以扇出重佈線層（RDL）整合多晶粒，再將扇出模組以覆晶方式接到 BGA 載板；原廠提供 chip-first、chip-last 與矽橋路線。
適用範圍: 面向大型高 I/O 封裝與 ASIC／HBM、AI／HPC 整合；不同路線的互連結構、材料和加工流程須分別評估。
限制與待確認事項: 以下為 BLNKK 根據公開資料整理的評估建議，並非原廠保證或必備資料清單。
適用邊界
公開線寬／線距與模擬結果對應特定路線或示範結構，不能套用整個系列；較低翹曲的原廠比較也不等於特定產品保證。
評估準備
BLNKK 建議先整理晶粒配置、I/O 與頻寬、模組尺寸、RDL／載板堆疊、上蓋與散熱，以及翹曲和可靠度目標。
向供應商確認
請確認可用路線與設計規則、材料／載具條件、封裝翹曲與可靠度驗證範圍，以及共同設計與試作安排。
公開依據: 原廠頁面展示三種路線的示範結構；2025 年公開的 2024 EPTC 論文摘要，分析 FOCoS-CL 的 RDL、載具及載板／上蓋對翹曲與應力的影響。

補充參考資料

查看公司聯絡資訊，透過官方管道詢問此方案。