Foveros Direct 3D Cu-to-Cu hybrid bonding 立體晶粒整合
Intel Foundry · 封裝結構與變形補償
- 方案用途
- AI／HPC 多晶粒系統需要更密集的垂直互連，同時評估供電、散熱、堆疊結構與接合可靠度。
- 技術方式
- 以銅對銅混合接合取代晶粒間焊料微凸塊，把 chiplet 垂直堆疊在主動基底晶粒上，亦可與 EMIB 組合。
- 適用範圍
- 面向用戶端、資料中心及 AI／HPC 的 3D 多晶粒設計；原廠專用簡報限定 Intel Foundry 製程節點，設計存取與供應安排需確認。
- 限制與待確認事項
以下為 BLNKK 根據公開資料整理的評估建議，並非原廠保證或必備資料清單。
適用邊界這是需共同設計的晶圓代工封裝平台，非獨立零件；適用製程與設計規則有限定，公開性能定位不能保證特定堆疊的翹曲、熱阻或接合良率。
評估準備BLNKK 建議整理晶粒／節點規劃、互連與供電、厚度及堆疊、散熱路徑、接合介面，以及測試和可靠度目標。
向供應商確認請確認可用節點與設計規則、平台存取與時程、已驗證堆疊／接合條件，以及熱機械資料、測試策略與 EMIB 組合範圍。
- 公開依據
- 原廠主頁與 2025 年 11 月 Direct 3D 專用技術簡報說明混合接合、垂直堆疊及 EMIB 3.5D 組合；不以 Foveros 2.5D 資料替代。
補充參考資料
聯絡供應商
查看公司聯絡資訊，透過官方管道詢問此方案。
相關工程問題
以下連結來自已建立的方案關係，可接續查看工程條件與評估準備。
資料由 BLNKK 依公開來源整理。公司資料不代表已有對應方案；方案適用性仍需依實際樣品與工程條件確認。