TSV到体区低电流测量确认
先补电极／TSV 拓扑、背景与原始偏压历史。
比较方案
比较各方案的用途、所需数据与限制。
针对「TSV 绝缘衬层漏电定位」，先了解每个方案能回答什么，再安排验证顺序。
目前比较0个方案在这一页直接选择 2–3 个方案；排列顺序不代表推荐。
查看完整方案信息选择方案
挑选要并排检查的候选
请先选择至少 2 个方案。
查看完整方案信息 →BLNKK 不会预先替你选择，也不会把排列顺序当作推荐。
BLNKK 评估整理
补充工程条件 →下一步
可以先比较用途与限制；补充关键样品条件后，再规划验证。
已选 0 个方案相关条件已确认 0 / 5尚未选择方案；以下根据当前工程问题整理。
优先待确认事项 · 5
01TSV／体区拓扑与几何掺杂明确待确认
测量是否明确接在 TSV 铜到硅体区，且记录电极、TSV 数／密度与基板掺杂？
TSV 阵列测得的是并联总值；不能忽略电极面积、数量、密度与基板掺杂。任意封装漏电或串链 Rc 不能作为衬层证据。
补充工程条件 →02背景与时间／环境控制可比待确认
03偏压历史明确且有未击穿对照待确认
04深度／密度位置与制样控制明确待确认
05阶段履历与污染控制可比待确认
相关评估路径
评估准备清单
根据相关工程条件整理的讨论准备事项；不代表原厂硬性要求或资料已具备。
- TSV／体区拓扑与几何掺杂明确
- 背景与时间／环境控制可比
- 偏压历史明确且有未击穿对照
- 深度／密度位置与制样控制明确
其余 1 项准备资料
- 阶段履历与污染控制可比
各方案的专属输入与适用限制，请同时查看上方比较表。
讨论时先问
- 电极面积、TSV 数量／密度与基板掺杂如何影响总量？
- 有源保护（guard）、背景、稳定时间与电流限值／应力历史是否可比？
- 未击穿衬层的深度／密度如何取样并控制制样假影？
公开参考来源 · 14
- Fraunhofer / SPTS authors / IMAPSource · Electrical Characterization of Low Temperature PECVD Oxides for TSV Applications ↗
查看来源说明与限制
研究 TSV 电极到体区 I-V；衬层截面取样涉及深度／密度，SEM 厚度估计受制样假影影响。
2018 特定 PECVD 测试结构；不移植电压、厚度或击穿电场，击穿后样品不能代替表原始漏电状态。
- Tektronix / Keithley · Optimizing Low Current Measurements with the 4200A-SCS Parameter Analyzer ↗
查看来源说明与限制
低电流测量需控制夹具／线缆漏电、背景、有源保护（guard）／屏蔽与稳定时间。
通用仪器测量方法不是衬层缺陷定位；有效背景与可存取 TSV／体区接点仍需个案验证。
- ASE · Failure Analysis Lab ↗
查看来源说明与限制
列电性定位、非破坏分析及目标截面／FIB、SEM、EDX、XPS 分析能力。
公开服务清单不保证微细 pad／TSV／残膜尺度检出或化学鉴别；取样与承接另确认。
- KLA / SPTS · SPTS Etch and Deposition Processes for Advanced Packaging ↗
查看来源说明与限制
列高深宽比 TSV barrier／seed PVD 覆盖及低温 PECVD liner 能力。
2022 年制造商设备能力；没有本孔深度均匀性、liner 寿命或材料相容性的样品验证。
- Keysight Technologies · B1500A 低电流 I–V 特性分析 ↗
查看来源说明与限制
Keysight 产品页与 2026 年 8 月 17 日数据手册说明了模块配置，并分别列出分辨率、精度及其测量条件。
适用边界 I–V 不能单独区分绝缘衬层针孔、污染或裂纹，也不能定位缺陷深度。标称分辨率不等于实测精度或完整夹具的可用漏电下限。 评估准备 BLNKK 建议整理接点图、偏压序列与限流、预期漏电、测量温度、guard 接线及空白夹具对照结果。 向供应商确认 确认 SMU 与所需选件、夹具及接线、测量积分与稳定时间，以及实际测量下限和校准流程。请说明低电流测量的环境条件。
- Applied Materials · Producer InVia TSV 绝缘衬层沉积 ↗
查看来源说明与限制
InVia 产品页说明介电覆盖用途；HBM 技术页另描述 InVia 2，不能直接视为同一版本的规格。
适用边界 设备的覆盖或耐压表现不代表本 TSV 已合格，也不是已有衬层缺陷的修复方法。不同版本的温度与沉积能力需分别确认。 评估准备 BLNKK 建议整理孔深／孔径及侧壁形貌、目标膜厚、前处理与热预算，以及深度取样、漏电和界面观察。 向供应商确认 确认设备版本、介电材料与沉积窗口、深度覆盖及耐压测试条件，并讨论后续金属化兼容性和样品验证。
- FormFactor · EVOLVITY 300 TSV 低电流测量接触与环境平台 ↗
查看来源说明与限制
2025 年 4 月 8 日官方发布明确介绍半自动 RF／DC 表征及测量辅助工具兼容性。
适用边界 探针台不是完整低电流仪器，公开 RF／DC 用途也不直接证明 TSV 漏电灵敏度。不能仅凭电流定位埋藏衬层缺陷。 评估准备 BLNKK 建议整理测试焊盘、偏压／电流范围、仪器、guard 连接、温湿度、背景及稳定时间。 向供应商确认 请确认接触、屏蔽／guard、温控配置与仪器集成，并用空白／参考结构验证测量下限、稳定性和重复性。
- KLA · SPTS Osprey TSV 介电衬层 PECVD ↗
查看来源说明与限制
当前 Osprey 具名段落列出介电膜、应力调节和 TSV 衬层用途。
适用边界 公开用途不代表所有高深宽比孔均满足漏电／击穿规格。低温和应力表现取决于材料、配方及腔体配置。 评估准备 BLNKK 建议整理孔形、膜厚、既有叠层、热预算及电性目标，对照侧壁覆盖、界面和漏电／击穿资料。 向供应商确认 请确认可用材料／配方、温度和应力窗口、除气选配、覆盖能力，以及电性和界面验证方法。
- Tokyo Ohka Kogyo Co., Ltd. · TOK PMER P-CY1000 深硅刻蚀光刻胶 ↗
查看来源说明与限制
TOK 具名产品页说明 P-CY1000 深刻蚀用途与低温抗裂示例，未给出特定 TSV 衬层覆盖或漏电验证结果。
适用边界 光刻胶抗裂不能单独证明侧壁平整、衬层连续或漏电合格，也不能修复已有漏电的 TSV。页面示例条件不是全部孔形的工艺窗口。 评估准备 BLNKK 建议准备孔径／深度、胶厚及图形、刻蚀化学和温度记录。保留去胶后侧壁／残留图像；已有衬层截面及漏电位置可用于前后对照。 向供应商确认 确认掩膜与刻蚀条件、抗裂示例适用范围及去胶方式。再约定侧壁、残留与后续衬层覆盖检查，漏电仍需独立电性验证。
- Plasma-Therm · KOBUS F.A.S.T. TSV 氧化硅衬层沉积 ↗
查看来源说明与限制
产品与工艺页相互链接，说明较厚保形膜用途及 2.5D／3D TSV 绝缘层案例。
适用边界 原厂指出并非所有用途都适合；较厚保形膜描述不等于所有孔型均达 ALD 保形程度，也未证明本 TSV 无针孔或通过漏电／击穿验证。 评估准备 BLNKK 建议整理 TSV 深宽比、表面与清洗历史、目标膜厚／热预算，以及测量拓扑、低电流背景与未击穿对照。 向供应商确认 请确认前驱物与设备配置、孔内膜厚分布、污染与覆盖评估，以及代表性 TSV 的绝缘、漏电与击穿测试。
- Hamamatsu Photonics · PHEMOS-X 半导体漏电位置分析 ↗
查看来源说明与限制
原厂公开半导体故障定位与多种成像配置。
适用边界 检测能力随样品和配置变化；信号定位不直接测得 TSV 绝缘衬层深度，也不能证明失效根因。 评估准备 BLNKK 建议准备漏电曲线、偏压条件、样品和金属层信息，规划良品对照及后续截面取样。 向供应商确认 确认合适的检测器、光路、偏压及探针安排，以及是否需要激光或 TD 选配；用实样确认信号能否辨识。
- Keithley Instruments · 4200A-SCS 低电流与 TSV 漏电测量 ↗
查看来源说明与限制
原厂公开半导体参数与低电流测量配置。
适用边界 标示分辨率不等于实际系统噪声底。接线和试样电容、等待时间及偏压条件需实测确认；漏电结果不能单独证明失效根因或可靠性。 评估准备 BLNKK 建议准备电极／接线图、偏压和预期电流、线缆及探针台信息，并保留正常对照和电流随时间的记录。 向供应商确认 确认所需 SMU／前置放大器、guarding 和寄生电容处理、量程及稳定时间；约定实际试样的噪声底、重复性及安全偏压验证。
- SENTECH Instruments · SENresearch 4.0 代表性薄膜光学比较 ↗
查看来源说明与限制
原厂公开介电堆叠、映射及光学模型用途。
适用边界 厚度及光学性质取决于模型和参数约束；平面试样结果不能保证深 TSV 侧壁覆盖，也不能直接判定漏电或污染。 评估准备 BLNKK 建议准备薄膜／基材堆叠、预期厚度、表面状态、当前工艺和参考厚度数据。保留对照试样、原始光谱及拟合模型。 向供应商确认 确认所需光谱／角度、选配及试样适用性，以及粗糙度或背面反射的模型处理；约定参考方法交叉检查和测量重复性。
- Lam Research · Striker TSV 共形绝缘内衬 ↗
查看来源说明与限制
产品页说明共形衬里用途；2025 年 HBM 技术解说提供 TSV 衬里与 Striker 的应用背景。
适用边界 共形沉积不保证无缺陷或满足漏电限值；侧壁／底部厚度、材料界面和后续工艺仍需独立检查。 评估准备 BLNKK 建议准备 TSV 几何与材料、热历史、目标衬里厚度、深度截面和未击穿电学对照。 向供应商确认 请确认适用机型与膜材、深度覆盖和缺陷测量、热预算及后续工艺相容性，以及可提供的样品验证。
完整评估记录展开查看完整条件、各路径规则及原始评估说明。
当前判断与下一步
依据自述条件和公开资料整理；可先评估不代表已验证样品适用性或根因。排列顺序不代表最佳方案。
已知条件 · 0
重要的未知条件 · 5
- 测量是否明确接在 TSV 铜到硅体区，且记录电极、TSV 数／密度与基板掺杂？TSV 阵列测得的是并联总值；不能忽略电极面积、数量、密度与基板掺杂。任意封装漏电或串链 Rc 不能作为衬层证据。
- 测量是否有有源保护（guard）／屏蔽、空夹具背景、稳定时间与环境控制？有源保护（guard）不等于屏蔽；先记录线缆／夹具漏电、背景和等待，不用低读值直接判衬层合格。
- 偏压极性、扫描／电流限值／时间与先前应力是否可追溯，并保存未击穿对照？研究 -1 V 积累只适用其掺杂结构，不是通用测试值；击穿破坏后样品不能回当原始漏电。
- 取样是否对准衬层的深度、密度、晶圆位置与正常对照？SEM 厚度是受制样影响的估计；记录裂纹／涂抹拖带等假影，不要将一个截面当全孔衬层完整。
- 成孔／衬层／种子层／填铜各阶段与污染取样是否有可比履历？先保留前段、正常与未清洗对照；材料分析信号不能单独证明污染造成漏电。
值得评估的路径
TSV到体区低电流测量确认
先补电极／TSV 拓扑、背景与原始偏压历史。
- 测量是否明确接在 TSV 铜到硅体区，且记录电极、TSV 数／密度与基板掺杂？
- 测量是否有有源保护（guard）／屏蔽、空夹具背景、稳定时间与环境控制？
- 偏压极性、扫描／电流限值／时间与先前应力是否可追溯，并保存未击穿对照？
哪些条件会改变这条路径
- 测量是否明确接在 TSV 铜到硅体区，且记录电极、TSV 数／密度与基板掺杂？支持先评估: TSV／体区拓扑与几何掺杂明确 · 目前不适合: 只有封装总漏电／串链电阻
- 测量是否有有源保护（guard）／屏蔽、空夹具背景、稳定时间与环境控制？支持先评估: 背景与时间／环境控制可比 · 目前不适合: 未分夹具／背景／稳定时间
- 偏压极性、扫描／电流限值／时间与先前应力是否可追溯，并保存未击穿对照？支持先评估: 偏压历史明确且有未击穿对照 · 目前不适合: 历史不明或只剩击穿后样品
衬层深度与目标完整性取样
先补未击穿对照、位置与制样控制。
- 测量是否明确接在 TSV 铜到硅体区，且记录电极、TSV 数／密度与基板掺杂？
- 偏压极性、扫描／电流限值／时间与先前应力是否可追溯，并保存未击穿对照？
- 取样是否对准衬层的深度、密度、晶圆位置与正常对照？
哪些条件会改变这条路径
- 测量是否明确接在 TSV 铜到硅体区，且记录电极、TSV 数／密度与基板掺杂？支持先评估: TSV／体区拓扑与几何掺杂明确 · 目前不适合: 只有封装总漏电／串链电阻
- 偏压极性、扫描／电流限值／时间与先前应力是否可追溯，并保存未击穿对照？支持先评估: 偏压历史明确且有未击穿对照 · 目前不适合: 历史不明或只剩击穿后样品
- 取样是否对准衬层的深度、密度、晶圆位置与正常对照？支持先评估: 深度／密度位置与制样控制明确 · 目前不适合: 只有未对准一般截面
衬层／污染工艺对照
先补有效测量与各阶段原始样品。
- 测量是否明确接在 TSV 铜到硅体区，且记录电极、TSV 数／密度与基板掺杂？
- 测量是否有有源保护（guard）／屏蔽、空夹具背景、稳定时间与环境控制？
- 偏压极性、扫描／电流限值／时间与先前应力是否可追溯，并保存未击穿对照？
- 成孔／衬层／种子层／填铜各阶段与污染取样是否有可比履历？
哪些条件会改变这条路径
- 测量是否明确接在 TSV 铜到硅体区，且记录电极、TSV 数／密度与基板掺杂？支持先评估: TSV／体区拓扑与几何掺杂明确 · 目前不适合: 只有封装总漏电／串链电阻
- 测量是否有有源保护（guard）／屏蔽、空夹具背景、稳定时间与环境控制？支持先评估: 背景与时间／环境控制可比 · 目前不适合: 未分夹具／背景／稳定时间
- 偏压极性、扫描／电流限值／时间与先前应力是否可追溯，并保存未击穿对照？支持先评估: 偏压历史明确且有未击穿对照 · 目前不适合: 历史不明或只剩击穿后样品
- 成孔／衬层／种子层／填铜各阶段与污染取样是否有可比履历？支持先评估: 阶段履历与污染控制可比 · 目前不适合: 只有最后漏电或清洗后结果
接下来先做
尚未提供结果；先补充关键条件，再安排评估。
- 测量是否明确接在 TSV 铜到硅体区，且记录电极、TSV 数／密度与基板掺杂？
准备这些资料
- TSV阵列／体区接点；电极面积与数量／密度／掺杂；背景、电流限值、时间与应力历史
- 未击穿正常／异常样品；体区路径和深度／密度坐标；制样与可破坏范围
- 有效 TSV到体区 I-V；未击穿深度／密度取样；成孔到填铜分段控制
- 具有可接触测试端子的结构，例如 TSV-to-bulk 试样；需建立可用接点、guard 接线及低漏电夹具。
- 产品页列出 via-first、via-middle 和中介层 TSV；需按孔形、热预算及膜层需求核对配置。
- 原厂定位于 300 mm 级晶圆特性表征；用于 TSV 漏电时，需具备可接触且能分别加偏压的测试焊盘。
- 官方列出 via-last TSV liner；孔形、介电材料、厚度和覆盖需按实际配置确认。
- 公开用途涵盖 MEMS／TSV 深硅刻蚀；需结合孔形、掩膜厚度及 Bosch／非 Bosch 工艺确认牌号和条件。
- 官方明列 SiO₂ TSV liner 用途；需按孔深／宽、晶圆与热预算评估工艺。
- 用于半导体故障定位；应结合可复现的电气激励、光学可达性及合适的检测配置。
- 适用于电极可接近的试样；需根据预期电流、偏压及线缆／探针台配置选择 SMU、前置放大器和测试方式。
- 适用于可进行光学测量的代表性平面试样；按材料堆叠、表面状态和测量需求选择光谱、角度及映射配置。
- 官方将 ALD 与下一代 TSV 氧化物衬里联系起来；实际几何、暴露材料和热预算需结合配置确认。
讨论时先问
- 电极面积、TSV 数量／密度与基板掺杂如何影响总量？
- 有源保护（guard）、背景、稳定时间与电流限值／应力历史是否可比？
- 未击穿衬层的深度／密度如何取样并控制制样假影？
公开参考来源
Fraunhofer / SPTS authors / IMAPSource · Electrical Characterization of Low Temperature PECVD Oxides for TSV Applications ↗2018 特定 PECVD 测试结构；不移植电压、厚度或击穿电场，击穿后样品不能代替表原始漏电状态。
Tektronix / Keithley · Optimizing Low Current Measurements with the 4200A-SCS Parameter Analyzer ↗通用仪器测量方法不是衬层缺陷定位；有效背景与可存取 TSV／体区接点仍需个案验证。
ASE · Failure Analysis Lab ↗公开服务清单不保证微细 pad／TSV／残膜尺度检出或化学鉴别；取样与承接另确认。
KLA / SPTS · SPTS Etch and Deposition Processes for Advanced Packaging ↗2022 年制造商设备能力；没有本孔深度均匀性、liner 寿命或材料相容性的样品验证。
Keysight Technologies · B1500A 低电流 I–V 特性分析 ↗适用边界 I–V 不能单独区分绝缘衬层针孔、污染或裂纹，也不能定位缺陷深度。标称分辨率不等于实测精度或完整夹具的可用漏电下限。 评估准备 BLNKK 建议整理接点图、偏压序列与限流、预期漏电、测量温度、guard 接线及空白夹具对照结果。 向供应商确认 确认 SMU 与所需选件、夹具及接线、测量积分与稳定时间，以及实际测量下限和校准流程。请说明低电流测量的环境条件。
Applied Materials · Producer InVia TSV 绝缘衬层沉积 ↗适用边界 设备的覆盖或耐压表现不代表本 TSV 已合格，也不是已有衬层缺陷的修复方法。不同版本的温度与沉积能力需分别确认。 评估准备 BLNKK 建议整理孔深／孔径及侧壁形貌、目标膜厚、前处理与热预算，以及深度取样、漏电和界面观察。 向供应商确认 确认设备版本、介电材料与沉积窗口、深度覆盖及耐压测试条件，并讨论后续金属化兼容性和样品验证。
FormFactor · EVOLVITY 300 TSV 低电流测量接触与环境平台 ↗适用边界 探针台不是完整低电流仪器，公开 RF／DC 用途也不直接证明 TSV 漏电灵敏度。不能仅凭电流定位埋藏衬层缺陷。 评估准备 BLNKK 建议整理测试焊盘、偏压／电流范围、仪器、guard 连接、温湿度、背景及稳定时间。 向供应商确认 请确认接触、屏蔽／guard、温控配置与仪器集成，并用空白／参考结构验证测量下限、稳定性和重复性。
KLA · SPTS Osprey TSV 介电衬层 PECVD ↗适用边界 公开用途不代表所有高深宽比孔均满足漏电／击穿规格。低温和应力表现取决于材料、配方及腔体配置。 评估准备 BLNKK 建议整理孔形、膜厚、既有叠层、热预算及电性目标，对照侧壁覆盖、界面和漏电／击穿资料。 向供应商确认 请确认可用材料／配方、温度和应力窗口、除气选配、覆盖能力，以及电性和界面验证方法。
Tokyo Ohka Kogyo Co., Ltd. · TOK PMER P-CY1000 深硅刻蚀光刻胶 ↗适用边界 光刻胶抗裂不能单独证明侧壁平整、衬层连续或漏电合格，也不能修复已有漏电的 TSV。页面示例条件不是全部孔形的工艺窗口。 评估准备 BLNKK 建议准备孔径／深度、胶厚及图形、刻蚀化学和温度记录。保留去胶后侧壁／残留图像；已有衬层截面及漏电位置可用于前后对照。 向供应商确认 确认掩膜与刻蚀条件、抗裂示例适用范围及去胶方式。再约定侧壁、残留与后续衬层覆盖检查，漏电仍需独立电性验证。
Plasma-Therm · KOBUS F.A.S.T. TSV 氧化硅衬层沉积 ↗适用边界 原厂指出并非所有用途都适合；较厚保形膜描述不等于所有孔型均达 ALD 保形程度，也未证明本 TSV 无针孔或通过漏电／击穿验证。 评估准备 BLNKK 建议整理 TSV 深宽比、表面与清洗历史、目标膜厚／热预算，以及测量拓扑、低电流背景与未击穿对照。 向供应商确认 请确认前驱物与设备配置、孔内膜厚分布、污染与覆盖评估，以及代表性 TSV 的绝缘、漏电与击穿测试。
Hamamatsu Photonics · PHEMOS-X 半导体漏电位置分析 ↗适用边界 检测能力随样品和配置变化；信号定位不直接测得 TSV 绝缘衬层深度，也不能证明失效根因。 评估准备 BLNKK 建议准备漏电曲线、偏压条件、样品和金属层信息，规划良品对照及后续截面取样。 向供应商确认 确认合适的检测器、光路、偏压及探针安排，以及是否需要激光或 TD 选配；用实样确认信号能否辨识。
Keithley Instruments · 4200A-SCS 低电流与 TSV 漏电测量 ↗适用边界 标示分辨率不等于实际系统噪声底。接线和试样电容、等待时间及偏压条件需实测确认；漏电结果不能单独证明失效根因或可靠性。 评估准备 BLNKK 建议准备电极／接线图、偏压和预期电流、线缆及探针台信息，并保留正常对照和电流随时间的记录。 向供应商确认 确认所需 SMU／前置放大器、guarding 和寄生电容处理、量程及稳定时间；约定实际试样的噪声底、重复性及安全偏压验证。
SENTECH Instruments · SENresearch 4.0 代表性薄膜光学比较 ↗适用边界 厚度及光学性质取决于模型和参数约束；平面试样结果不能保证深 TSV 侧壁覆盖，也不能直接判定漏电或污染。 评估准备 BLNKK 建议准备薄膜／基材堆叠、预期厚度、表面状态、当前工艺和参考厚度数据。保留对照试样、原始光谱及拟合模型。 向供应商确认 确认所需光谱／角度、选配及试样适用性，以及粗糙度或背面反射的模型处理；约定参考方法交叉检查和测量重复性。
Lam Research · Striker TSV 共形绝缘内衬 ↗适用边界 共形沉积不保证无缺陷或满足漏电限值；侧壁／底部厚度、材料界面和后续工艺仍需独立检查。 评估准备 BLNKK 建议准备 TSV 几何与材料、热历史、目标衬里厚度、深度截面和未击穿电学对照。 向供应商确认 请确认适用机型与膜材、深度覆盖和缺陷测量、热预算及后续工艺相容性，以及可提供的样品验证。