局部矽應變／應力量測對照
先補位置、量測校準與填孔前基線。
比較方案
比較各方案的用途、所需資料與限制。
針對「TSV 周邊應力與 keep-out 佈局」，先了解每個方案能回答什麼，再安排驗證順序。
目前比較0個方案在這一頁直接選擇 2–3 個方案；排列順序不代表推薦。
查看完整方案資料選擇方案
挑選要並排檢查的候選
請先選擇至少 2 個方案。
查看完整方案資料 →BLNKK 不會預先替你選擇，也不會把排列順序當作推薦。
BLNKK 評估整理
補充工程條件 →下一步
可以先比較用途與限制；補充關鍵樣品條件後，再規劃驗證。
已選 0 個方案相關條件已確認 0 / 5尚未選擇方案；以下依目前工程問題整理。
優先待確認事項 · 5
01周邊矽／元件位置可對位待確認
02量測映射與可見深度明確待確認
03基線與熱歷史有對照待確認
04本堆疊與量測可校準待確認
05器件反應與性能準則可比待確認
相關評估路徑
評估準備清單
依相關工程條件整理的討論準備項目；不代表原廠硬性要求或資料已具備。
- 周邊矽／元件位置可對位
- 量測映射與可見深度明確
- 基線與熱歷史有對照
- 本堆疊與量測可校準
其餘 1 項準備資料
- 器件反應與性能準則可比
各方案的專屬輸入與適用限制，請一併查看上方比較表。
討論時先問
- Raman／應變可觀察量與模型分量如何對應？
- 填孔前既存應力與操作溫度是否有同位置基線？
- 本器件方向、無 TSV 對照和性能準則如何決定距離比較？
公開參考來源 · 9
- Ye Zhu et al. / author repository · On the Origins of Near-Surface Stresses in Silicon around Cu-filled and CNT-filled Through Silicon Vias ↗
查看來源說明與限制
Cu／CNT TSV 試片的 micro-Raman 比較分離填孔前既存應力與熱膨脹失配貢獻。
2016 特定試片；不推薦 CNT 替換、不外推應力大小或 keep-out 距離，亦非所有 Cu TSV 的根因判定。
- NIST authors · Micro-scale Measurement and Modeling of Stress in Silicon Surrounding a Tungsten-filled Through-Silicon Via ↗
查看來源說明與限制
W TSV 研究比較 Raman 與模型；矽異向性和製程應力需考慮，峰位不直接等於單一應力分量。
2011 W TSV 方法背景；不能把 W 的材料常數、結果或 keep-out 距離搬到 Cu TSV，需本堆疊校準。
- Nova · Nova Elipson TSV 周邊 Raman 應力量測 ↗
查看來源說明與限制
Nova 產品頁支持 Raman 材料量測；IBM／Nova 的 2023 年 SPIE 論文具名使用 Elipson 並說明量測幾何限制。
適用邊界 研究的單面幾何不能分離面內／面外應力分量，金屬覆層也會阻擋該量測。光譜不直接給出完整 3D 應力張量或安全 keep-out；高解析分布圖也不等於量產監控節拍。 評估準備 BLNKK 建議整理 TSV 幾何、晶向、覆層、溫度與製程歷史，建立參考區域與模型座標一致的掃描位置。 向供應商確認 請確認光學可達性、波長／偏振、有效深度、應力換算與校正，以及掃描或量產取樣方式；再與元件容許條件共同評估。
- TSMC · TSMC SoIC 三維晶片堆疊平台 ↗
查看來源說明與限制
TSMC 介紹 SoIC 的設計製造支援，並說明不同堆疊方式及 WoW 的薄型 TSV。
適用邊界 公開介紹未給出可直接套用的 TSV 禁入區或應力合格值。不同堆疊方式的尺寸與節點條件不能互相套用。 評估準備 BLNKK 建議整理晶片與 TSV 佈局、鄰近元件、材料與熱歷程、選用堆疊方式，以及可取得的設計規則。 向供應商確認 確認 PDK／TSV 與元件佈局規則、相容性及供應商可提供的分析資料，討論熱機械驗證與設計核可流程。
- Thermo Fisher Scientific · DXR3 TSV 周邊矽 Raman 光譜比較 ↗
查看來源說明與限制
2024 年 11 月應用筆記介紹矽分析並列出 DXR3／DXR3xi；具名應變影像案例使用 DXR3xi。
適用邊界 公開矽案例不等於 DXR3 已驗證的 TSV 應力規格或禁置區判定；不能承諾任意埋藏區域的量測。 評估準備 BLNKK 建議整理矽晶向、覆蓋層、目標位置、熱履歷及低應變參考，記錄雷射條件以檢查加熱影響。 向供應商確認 確認波長／光學存取、峰位校正、空間取樣、應力換算模型，以及實際 TSV 樣品的驗證方式。
- k-Space Associates · kSA BandiT 晶圓製程溫度對照 ↗
查看來源說明與限制
官方列出帶邊測溫與材料相依校準。
適用邊界 重摻雜等情況可能需另一測溫模式，不能套用單一材料範圍。晶圓測溫不等同封裝接面映射或直接 TSV 應力／keep-out 預測。 評估準備 BLNKK 建議整理材料、摻雜、膜堆疊、視窗／光路與熱處理時程，規劃校正及模型所需的同步溫度對照。 向供應商確認 請確認適用模式、材料校正、光學可接近性、量測範圍與不確定度，以及多晶圓／掃描選配。
- Bruker · D8 DISCOVER 晶體薄膜應力對照 ↗
查看來源說明與限制
官方列出薄膜應變、殘餘應力與微區繞射。
適用邊界 量測範圍與方法依配置及試樣而定；晶格應變不等於完整 TSV 熱應力場，也不能直接決定 keep-out。 評估準備 BLNKK 建議整理晶相、晶向、膜層／製程歷程及參考試樣，釐清應變轉應力所用材料參數與比較位置。 向供應商確認 請確認光斑與取樣範圍、幾何／光學配置、參考及應力分析假設，討論代表性試樣驗證。
- PVA TePla · SIRD 晶圓區域應力光學量測 ↗
查看來源說明與限制
原廠 SIRD 產品與技術頁說明透射偏振量測、應力分析及材料係數。
適用邊界 訊號反映量測區域與透射光路，不能直接當成完整三維應力張量或元件禁佈區合格依據。 評估準備 BLNKK 建議準備晶圓材料與厚度、金屬覆蓋及位置圖、製程熱歷史和基線樣品，標明模型要比較的可觀察量。 向供應商確認 確認可量測區域、材料校正、空間解析度及光路影響，並討論如何將量測訊號與模型的相同可觀察量對照。
- Siemens Digital Industries Software · Calibre 3DStress 多尺度 3D IC 應力與翹曲分析 ↗
查看來源說明與限制
現行產品頁與 2025 年技術文章說明多尺度分析及元件層級回註。官方 FAQ 明確區分不含晶粒細節的封裝粗略分析，與需要細部結構及材料資料的元件層級分析。
適用邊界 缺少晶粒細部資料仍可做整體封裝粗略分析，但元件層級準確度需要細部結構與材料資料；結果不能直接當作通用 TSV 禁佈距離或電性良率認證。 評估準備 BLNKK 建議準備 TSV 與元件幾何、材料與溫度歷程，以及應力量測、元件反應和代工方判定門檻。 向供應商確認 請確認適用版本、佈局與材料資料需求、回註介面及校準方式，並釐清禁佈區的電性驗證責任。
完整評估紀錄展開查看完整條件、各路徑規則與原始評估說明。
目前判斷與下一步
依自述條件與公開資料整理；可先評估不代表已驗證樣品適用性或根因。排列順序不代表最佳方案。
已知條件 · 0
重要的未知條件 · 5
- 異常是否在 TSV 周邊矽／主動元件，且有距離、方向與器件位置圖？露銅高度、liner 漏電與 RDL 裂紋另保留；TSV 名義直徑不能定位周邊元件反應。
- 局部應變／Raman 量測是否有校準、方向與採樣深度限制？Raman 峰位不直接等於單一應力分量；量測溫度、方向與表面狀態需記錄。
- 填孔前基線、退火／操作溫度及冷卻歷史是否可比？填孔前既存應力與 CTE 失配可能並存；不把室溫量測外推所有操作溫度。
- 模型是否用本 TSV／liner／矽方向與實際邊界，且和量測校準？材料、幾何、殘留應力與鬆弛假設須可追溯；W TSV 常數與直徑經驗不能搬到 Cu。
- 相同距離／方向的元件參數是否有無 TSV 對照、溫度與性能準則？需器件方向和正常製程基線；應力圖變小不能直接授予元件 keep-out 合格距離。
值得評估的路徑
局部矽應變／應力量測對照
先補位置、量測校準與填孔前基線。
- 異常是否在 TSV 周邊矽／主動元件，且有距離、方向與器件位置圖？
- 局部應變／Raman 量測是否有校準、方向與採樣深度限制？
- 填孔前基線、退火／操作溫度及冷卻歷史是否可比？
哪些條件會改變這條路徑
- 異常是否在 TSV 周邊矽／主動元件，且有距離、方向與器件位置圖？支持先評估: 周邊矽／元件位置可對位 · 目前不適合: 只有 TSV 高度或導通異常
- 局部應變／Raman 量測是否有校準、方向與採樣深度限制？支持先評估: 量測映射與可見深度明確 · 目前不適合: 只有未校準峰位／單一標量
- 填孔前基線、退火／操作溫度及冷卻歷史是否可比？支持先評估: 基線與熱歷史有對照 · 目前不適合: 只有填孔後室溫值
本堆疊模型校準與相對比較
先補本堆疊參數、熱歷史和對應量測。
- 異常是否在 TSV 周邊矽／主動元件，且有距離、方向與器件位置圖？
- 局部應變／Raman 量測是否有校準、方向與採樣深度限制？
- 填孔前基線、退火／操作溫度及冷卻歷史是否可比？
- 模型是否用本 TSV／liner／矽方向與實際邊界，且和量測校準？
哪些條件會改變這條路徑
- 異常是否在 TSV 周邊矽／主動元件，且有距離、方向與器件位置圖？支持先評估: 周邊矽／元件位置可對位 · 目前不適合: 只有 TSV 高度或導通異常
- 局部應變／Raman 量測是否有校準、方向與採樣深度限制？支持先評估: 量測映射與可見深度明確 · 目前不適合: 只有未校準峰位／單一標量
- 填孔前基線、退火／操作溫度及冷卻歷史是否可比？支持先評估: 基線與熱歷史有對照 · 目前不適合: 只有填孔後室溫值
- 模型是否用本 TSV／liner／矽方向與實際邊界，且和量測校準？支持先評估: 本堆疊與量測可校準 · 目前不適合: 只有通用／未校準模型
元件反應與 keep-out 佈局比較
先補無 TSV 器件對照、溫度與性能準則。
- 異常是否在 TSV 周邊矽／主動元件，且有距離、方向與器件位置圖？
- 相同距離／方向的元件參數是否有無 TSV 對照、溫度與性能準則？
哪些條件會改變這條路徑
- 異常是否在 TSV 周邊矽／主動元件，且有距離、方向與器件位置圖？支持先評估: 周邊矽／元件位置可對位 · 目前不適合: 只有 TSV 高度或導通異常
- 相同距離／方向的元件參數是否有無 TSV 對照、溫度與性能準則？支持先評估: 器件反應與性能準則可比 · 目前不適合: 只有應力圖、無器件控制
接下來先做
尚未提供結果；先補關鍵條件，再安排評估。
- 異常是否在 TSV 周邊矽／主動元件，且有距離、方向與器件位置圖？
準備這些資料
- 距離／方向座標；填孔前後與溫度基線；量測深度／校準
- 位置與器件方向；無 TSV 正常對照；量測／性能可交付範圍
- 本堆疊校準模型；距離／方向／溫度器件資料；性能準則與熱歷史
- 適用於光學可達的矽區域；官方 TSV 研究展示不同製程與陣列的線掃描及分布圖。
- 可作三維堆疊的設計與製造流程候選；需確認選用架構、晶片尺寸、節點及供應商相容性。
- 可評估有可用矽訊號的目標區域；光學存取、參考樣品與應力換算須個別驗證。
- 原廠用途為薄膜沉積與熱處理中的晶圓／薄膜測溫；材料、光學路徑與模式需驗證。
- 適合評估可取得繞射訊號的晶體材料／薄膜。TSV 代表性材料及參考試樣的可測性需確認。
- 供可透光晶圓區域評估；金屬遮蔽、厚度、材料與量測配置需先確認。
- 適合堆疊晶粒、異質整合及晶片與封裝共同設計，需要比較局部應力與全組裝影響的情境。 TSV、襯層與元件位置幾何 製程溫度、材料及無應力參考 實測應力、元件響應與代工驗收
討論時先問
- Raman／應變可觀察量與模型分量如何對應？
- 填孔前既存應力與操作溫度是否有同位置基線？
- 本器件方向、無 TSV 對照和性能準則如何決定距離比較？
公開參考來源
Ye Zhu et al. / author repository · On the Origins of Near-Surface Stresses in Silicon around Cu-filled and CNT-filled Through Silicon Vias ↗2016 特定試片；不推薦 CNT 替換、不外推應力大小或 keep-out 距離，亦非所有 Cu TSV 的根因判定。
NIST authors · Micro-scale Measurement and Modeling of Stress in Silicon Surrounding a Tungsten-filled Through-Silicon Via ↗2011 W TSV 方法背景；不能把 W 的材料常數、結果或 keep-out 距離搬到 Cu TSV，需本堆疊校準。
Nova · Nova Elipson TSV 周邊 Raman 應力量測 ↗適用邊界 研究的單面幾何不能分離面內／面外應力分量，金屬覆層也會阻擋該量測。光譜不直接給出完整 3D 應力張量或安全 keep-out；高解析分布圖也不等於量產監控節拍。 評估準備 BLNKK 建議整理 TSV 幾何、晶向、覆層、溫度與製程歷史，建立參考區域與模型座標一致的掃描位置。 向供應商確認 請確認光學可達性、波長／偏振、有效深度、應力換算與校正，以及掃描或量產取樣方式；再與元件容許條件共同評估。
TSMC · TSMC SoIC 三維晶片堆疊平台 ↗適用邊界 公開介紹未給出可直接套用的 TSV 禁入區或應力合格值。不同堆疊方式的尺寸與節點條件不能互相套用。 評估準備 BLNKK 建議整理晶片與 TSV 佈局、鄰近元件、材料與熱歷程、選用堆疊方式，以及可取得的設計規則。 向供應商確認 確認 PDK／TSV 與元件佈局規則、相容性及供應商可提供的分析資料，討論熱機械驗證與設計核可流程。
Thermo Fisher Scientific · DXR3 TSV 周邊矽 Raman 光譜比較 ↗適用邊界 公開矽案例不等於 DXR3 已驗證的 TSV 應力規格或禁置區判定；不能承諾任意埋藏區域的量測。 評估準備 BLNKK 建議整理矽晶向、覆蓋層、目標位置、熱履歷及低應變參考，記錄雷射條件以檢查加熱影響。 向供應商確認 確認波長／光學存取、峰位校正、空間取樣、應力換算模型，以及實際 TSV 樣品的驗證方式。
k-Space Associates · kSA BandiT 晶圓製程溫度對照 ↗適用邊界 重摻雜等情況可能需另一測溫模式，不能套用單一材料範圍。晶圓測溫不等同封裝接面映射或直接 TSV 應力／keep-out 預測。 評估準備 BLNKK 建議整理材料、摻雜、膜堆疊、視窗／光路與熱處理時程，規劃校正及模型所需的同步溫度對照。 向供應商確認 請確認適用模式、材料校正、光學可接近性、量測範圍與不確定度，以及多晶圓／掃描選配。
Bruker · D8 DISCOVER 晶體薄膜應力對照 ↗適用邊界 量測範圍與方法依配置及試樣而定；晶格應變不等於完整 TSV 熱應力場，也不能直接決定 keep-out。 評估準備 BLNKK 建議整理晶相、晶向、膜層／製程歷程及參考試樣，釐清應變轉應力所用材料參數與比較位置。 向供應商確認 請確認光斑與取樣範圍、幾何／光學配置、參考及應力分析假設，討論代表性試樣驗證。
PVA TePla · SIRD 晶圓區域應力光學量測 ↗適用邊界 訊號反映量測區域與透射光路，不能直接當成完整三維應力張量或元件禁佈區合格依據。 評估準備 BLNKK 建議準備晶圓材料與厚度、金屬覆蓋及位置圖、製程熱歷史和基線樣品，標明模型要比較的可觀察量。 向供應商確認 確認可量測區域、材料校正、空間解析度及光路影響，並討論如何將量測訊號與模型的相同可觀察量對照。
Siemens Digital Industries Software · Calibre 3DStress 多尺度 3D IC 應力與翹曲分析 ↗適用邊界 缺少晶粒細部資料仍可做整體封裝粗略分析，但元件層級準確度需要細部結構與材料資料；結果不能直接當作通用 TSV 禁佈距離或電性良率認證。 評估準備 BLNKK 建議準備 TSV 與元件幾何、材料與溫度歷程，以及應力量測、元件反應和代工方判定門檻。 向供應商確認 請確認適用版本、佈局與材料資料需求、回註介面及校準方式，並釐清禁佈區的電性驗證責任。