TSMC InFO 整合型扇出封裝

TSMC · 封裝結構與變形補償

方案用途: 扇出晶粒位移調查可引出封裝架構與位置公差的重新比較。
技術方式: InFO 以重佈線層（RDL）與 through-InFO vias（TIV）整合互連；PoP 與 oS 對應不同結構。
適用範圍: 官方涵蓋行動與 HPC 應用；實際選項、晶粒配置、設計規則及專案導入需向 TSMC 確認。
限制與待確認事項: 以下為 BLNKK 根據公開資料整理的評估建議，並非原廠保證或必備資料清單。
適用邊界
平台不會修正已位移晶粒或保證良率。公開簡介不等於專案設計規則；PoP 與 oS 也不能混用。
評估準備
BLNKK 建議整理晶粒佈局、位置公差、RDL／通孔需求、成型量測與驗證目標，評估架構變更代價。
向供應商確認
請確認適用 InFO 選項、設計／資料介面、位置公差及驗證方式，另確認專案導入與供應條件。
公開依據: 原廠頁區分處理器／DRAM 的 InFO-PoP 與基板上多晶粒的 InFO-oS。

聯絡供應商

查看公司聯絡資訊，透過官方管道詢問此方案。