晶粒位置量測與 RDL 補償
條件待確認先建立封模前後一致座標與面板位置圖，再討論 RDL 補償。
待確認：是否有同一座標系下的封模前後晶粒平移、旋轉與面板位置圖？工程條件
確認條件，準備下一步。
針對「Fan-out／Panel 封模後晶粒位移與 RDL 對位失敗」，補充會改變評估順序的資訊，並檢查每個候選的依據與限制。
條件可動態調整順序未知條件不會被自動判定為成立所有選擇只保留在目前瀏覽器
工程條件
用3個關鍵條件，看看評估順序如何改變。
先建立封模前後的晶粒座標基準，再確認材料曲線與流程調整空間。條件不足時只指出缺口，不推算補償量。
已確認0 / 3項0條路線可先評估
量測基準
模型輸入
流程邊界
所有路徑的條件判斷
即時變化
目前評估順序
封模流動與固化分析
條件待確認仍需確認材料曲線與製程設定是否對應實際批次。
待確認：封膠、臨時固定材料與主要結構材料的實測曲線是否可用？載具與封裝流程比較
條件待確認先確認本輪能否調整流程架構及可接受的比較範圍。
待確認：本輪評估是否允許比較載具、固定方式或 die-first／RDL-first 流程？候選方案
條件改變後的目前判斷
Panel Level Packaging 製程與對位研究Fraunhofer IZM先建立封模前後一致座標與面板位置圖，再討論 RDL 補償。
條件待確認IC Packaging 封裝模擬Moldex3D仍需確認材料曲線與製程設定是否對應實際批次。
條件待確認Flip-chip on FO-WLP 流程比較imec先確認本輪能否調整流程架構及可接受的比較範圍。
條件待確認LITHOSCALE 晶粒位移補償曝光EV Group先建立封模前後一致座標與面板位置圖，再討論 RDL 補償。
條件待確認DW-3100 晶粒位移補償直接曝光SCREEN Semiconductor Solutions先建立封模前後一致座標與面板位置圖，再討論 RDL 補償。
條件待確認JetStep 面板 RDL 投影微影Onto Innovation先建立封模前後一致座標與面板位置圖，再討論 RDL 補償。
條件待確認TSMC InFO 整合型扇出封裝TSMC先確認本輪能否調整流程架構及可接受的比較範圍。
條件待確認Meister D 晶粒放置與形貌檢查Koh Young Technology先建立封模前後一致座標與面板位置圖，再討論 RDL 補償。
條件待確認Firefly G5 面板級封裝檢測與 3D 量測Onto Innovation先建立封模前後一致座標與面板位置圖，再討論 RDL 補償。
條件待確認M-Series Adaptive Patterning fan-out 封裝Deca Technologies先建立封模前後一致座標與面板位置圖，再討論 RDL 補償。
條件待確認CLIP chip-last 面板級 fan-out 封裝Powertech Technology Inc. (PTI)先確認本輪能否調整流程架構及可接受的比較範圍。
條件待確認此區只依你確認的條件調整評估順序；公開資料不能證明方案適用於實際樣品。
有新的測試結果？更新判讀
如果已完成一輪封模前後量測，請選主要位移圖樣；系統會把圖樣與已確認的座標、材料及流程條件一起整理，只調整下一步，不把圖樣直接當成根因。
全域、位置相關或局部位移圖樣只能用來安排補償、模型與流程對照；空間圖樣本身不能單獨證明封膠、載具、固定方式或流程架構是根因。
目前判斷與下一步
依自述條件與公開資料整理；可先評估不代表已驗證樣品適用性或根因。排列順序不代表最佳方案。
已知條件 · 0
重要的未知條件 · 3
- 是否有同一座標系下的封模前後晶粒平移、旋轉與面板位置圖？只有平均位移不足以設計局部補償；需保留晶粒與面板座標。
- 封膠、臨時固定材料與主要結構材料的實測曲線是否可用？至少確認黏度／固化與熱機械相關輸入是否對應實際批次與製程。
- 本輪評估是否允許比較載具、固定方式或 die-first／RDL-first 流程？若流程已凍結，架構比較只能列為後續研究，不應當作本輪可執行方案。
值得評估的路徑
晶粒位置量測與 RDL 補償
先建立封模前後一致座標與面板位置圖，再討論 RDL 補償。
- 是否有同一座標系下的封模前後晶粒平移、旋轉與面板位置圖？
哪些條件會改變這條路徑
- 是否有同一座標系下的封模前後晶粒平移、旋轉與面板位置圖？支持先評估: 完整座標圖已取得 · 目前不適合: 沒有可對位資料
封模流動與固化分析
仍需確認材料曲線與製程設定是否對應實際批次。
- 封膠、臨時固定材料與主要結構材料的實測曲線是否可用？
哪些條件會改變這條路徑
- 封膠、臨時固定材料與主要結構材料的實測曲線是否可用？支持先評估: 主要曲線已齊 · 目前不適合: 關鍵曲線缺漏
接下來先做
尚未提供結果；先補關鍵條件，再安排評估。
- 是否有同一座標系下的封模前後晶粒平移、旋轉與面板位置圖？
準備這些資料
- 位移圖、載具與製程條件
- 幾何、材料曲線、黏度與製程設定
討論時先問
- 位移圖是否保留每顆晶粒的平移與旋轉，且封模前後使用一致座標？
- 面板翹曲與曝光焦平面是否分別量測，而非由 die shift 推算？
公開參考來源
Fraunhofer IZM · Panel Level Packaging Consortium 2.0 ↗提供研究方向，未給本題面板的補償精度或良率。
Moldex3D · 2024 IC Packaging Technology Conference ↗活動介紹未提供各模組版本與驗證誤差。
帶走目前判斷
下載評估準備摘要
把目前問題摘要、條件回答、評估順序、已選方案、前提與來源整理成可編輯的 Markdown 檔。
0 / 3 項條件已確認0個已選方案
只在瀏覽器中建立檔案，不會上傳內容。
下載摘要或尋求協助，都不需要先選兩個方案。
選填案件與試驗版本0個案件 ·0個版本留在此瀏覽器
持續試驗紀錄
把條件、結果與假設保存成可追蹤版本。
案件只保存在同一瀏覽器。會保存案件標題、你在此處輸入的假設與修訂說明，以及結構化判斷；搜尋原文、問題摘要與附件不會自動寫入或上傳。
開啟案件工作區 →可在工作區管理狀態、版本與使用紀錄。
先選擇或建立案件案件會把多次試驗節點串成版本歷史。
版本保留當時的條件、結果、假設與已選方案；後續修改不會覆寫舊版。
查看候選、完整來源與限制
相關方案
11個候選方案
已選0 / 3個方案可從下方任一方案加入比較；最多同時比較 3 個方案。
至少選擇 2 個方案01
對位與製程研究機構研究流程BLNKK 公開資料整理 · 適用性待確認
Panel Level Packaging 製程與對位研究
Fraunhofer IZM
機構資料將晶粒精密放置、臨時固定材料與 adaptive imaging 納入研究；可用於規劃製程對照。
依據：Fraunhofer IZM：Panel Level Packaging Consortium 2.0查看適用前提、排除條件與正式方案關係
正式方案資料關係正式方案資料尚待建檔
目前只有經查核的公開流程資料，未與 BLNKK 正式方案資料庫中的單一產品紀錄建立對應。
- 封模前後可對位的晶粒位置與旋轉資料
- 載具、固定材料、封膠與流程條件
- 把研究方向視為已符合自家量產精度
- 缺少面板格式與座標對位基準
02
封模模擬商用工程平台BLNKK 公開資料整理 · 適用性待確認
IC Packaging 封裝模擬
Moldex3D
原廠描述涵蓋填充、固化、冷卻、die shift 與結構評估；以樣品資料校正後比較變因。
依據：Moldex3D：2024 IC Packaging Technology Conference查看適用前提、排除條件與正式方案關係
正式方案資料關係正式方案資料尚待建檔
目前只有經查核的公開流程資料，未與 BLNKK 正式方案資料庫中的單一產品紀錄建立對應。
- 面板幾何、材料曲線與製程設定
- 可供模型校正的實測位移分布
- 未使用實測曲線的未校正模型
- 未確認模組與 panel 格式適用性
03
架構研究機構公開技術方法BLNKK 公開資料整理 · 適用性待確認
Flip-chip on FO-WLP 流程比較
imec
imec 示範在 over-molding 前形成晶粒間互連；可作為評估流程順序的研究對照。
依據：imec：A new approach to fan-out wafer-level packaging查看適用前提、排除條件與正式方案關係
正式方案資料關係正式方案資料尚待建檔
目前只有經查核的公開流程資料，未與 BLNKK 正式方案資料庫中的單一產品紀錄建立對應。
- 現行互連與封裝流程架構
- 允許比較的流程變體、成本與製程限制
- 直接把 300 mm wafer 研究推定為 panel 量產流程
- 本輪流程完全凍結且無架構比較空間
04
直接候選方案商用產品／服務BLNKK 公開資料整理 · 適用性待確認
LITHOSCALE 晶粒位移補償曝光
EV Group
Fan-out 晶粒移位後，需要讓後續 RDL 曝光圖形配合實際位置，並核對對位結果。
依據：EVG 產品頁與 2024 年 1 月白皮書說明對位及形變補償，明確指出晶粒層級補償與重新佈線依賴外部量測資料。查看適用前提、排除條件與正式方案關係
正式方案資料關係同一正式方案
EV GroupLITHOSCALE 晶粒位移補償曝光開啟正式方案資料 →- 具可用對位標記與晶粒位置資料的晶圓級重佈線製程；須驗證光阻、基材及圖形轉換流程。
- 適用邊界 補償不會阻止封模移位，也不能修復既有斷路。白皮書的位移補償不涵蓋熱影響；追溯標記功能也不等於對位錯誤已消除。 評估準備 BLNKK 建議整理晶粒位移圖、標記品質、RDL 版圖與修正規則，以及光阻、曝光及顯影條件，安排曝光後對位量測。 向供應商確認 確認外部量測與版圖資料介面、支援的補償方式、標記及基材條件，以及本光阻製程的可用對位範圍。請說明熱變形如何另行處理。
上述判斷所依據的一手來源EV Group：LITHOSCALE 晶粒位移補償曝光 ↗
05
直接候選方案公開產品；專案配置與供貨待確認BLNKK 公開資料整理 · 適用性待確認
DW-3100 晶粒位移補償直接曝光
SCREEN Semiconductor Solutions
Fan-out 晶粒位移後，需評估 RDL 曝光圖形能否配合實際晶粒位置與基板變形。
依據：2025 年 12 月 3 日官方發表資料說明上述補償功能，並宣稱更新光學系統可達 1 µm 以下解像度。查看適用前提、排除條件與正式方案關係
- 原廠定位於先進封裝，支援晶圓與方形面板；實際尺寸、光阻及可補償窗口待確認。
- 適用邊界 解像度不等於 overlay 精度或補償範圍；發表資料未提供通用數值。曝光補償不會移回晶粒，仍須驗證實際 RDL 對位與連線。 評估準備 BLNKK 建議整理位移／旋轉分布、基板變形、對位標記、光阻疊層及 RDL 尺寸／對位目標。 向供應商確認 請確認支援尺寸、位置量測與曝光串接、光阻窗口、補償範圍及驗收方法，再安排代表性樣品曝光與量測。
06
直接候選方案公開產品；專案配置與供貨待確認BLNKK 公開資料整理 · 適用性待確認
JetStep 面板 RDL 投影微影
Onto Innovation
晶粒位移影響 RDL 對位時，可比較面板圖形曝光與量測位置資料接入的補償流程。
依據：原廠年報說明 X500 面板 RDL、投影曝光及 Firefly／StepFAST 關係；2022 年官方公告提供歷史商業訂單依據。查看適用前提、排除條件與正式方案關係
正式方案資料關係同一正式方案
Onto InnovationJetStep 面板 RDL 投影微影開啟正式方案資料 →- X500 用於矩形面板的先進封裝微影與 RDL；光阻、面板狀態和量測座標介面需按專案確認。
- 適用邊界 位置資料與曝光調整不會把已位移晶粒搬回。公開來源未給出本專案的 overlay 或電性良率保證，歷史訂單也不是現行供貨承諾。 評估準備 BLNKK 建議整理晶粒偏移圖、面板形貌、光阻厚度及對位公差，並準備曝光後圖形與座標轉換的驗證方式。 向供應商確認 確認可供應配置、面板與光阻適用性、位置資料介面及補償方式，再議定實際樣品的對位驗證條件。
上述判斷所依據的一手來源Onto Innovation：JetStep 面板 RDL 投影微影 ↗
07
相鄰用途，需確認適用性公開產品；供貨與配置待確認BLNKK 公開資料整理 · 適用性待確認
TSMC InFO 整合型扇出封裝
TSMC
扇出晶粒位移調查可引出封裝架構與位置公差的重新比較。
依據：原廠頁區分處理器／DRAM 的 InFO-PoP 與基板上多晶粒的 InFO-oS。查看適用前提、排除條件與正式方案關係
正式方案資料關係相鄰型號／系列
TSMCTSMC InFO 整合型扇出封裝開啟正式方案資料 →- 官方涵蓋行動與 HPC 應用；實際選項、晶粒配置、設計規則及專案導入需向 TSMC 確認。
- 適用邊界 平台不會修正已位移晶粒或保證良率。公開簡介不等於專案設計規則；PoP 與 oS 也不能混用。 評估準備 BLNKK 建議整理晶粒佈局、位置公差、RDL／通孔需求、成型量測與驗證目標，評估架構變更代價。 向供應商確認 請確認適用 InFO 選項、設計／資料介面、位置公差及驗證方式，另確認專案導入與供應條件。
上述判斷所依據的一手來源TSMC：TSMC InFO 整合型扇出封裝 ↗
08
配套分析與量測公開提供；配置與服務範圍待確認BLNKK 公開資料整理 · 適用性待確認
Meister D 晶粒放置與形貌檢查
Koh Young Technology
晶粒貼放後，需要檢查可見的位置與外觀，並確認高度或傾斜是否可量測。
依據：官方頁分別說明 D 與 D+，並列出可見微裂紋、崩角及異物等檢查用途。查看適用前提、排除條件與正式方案關係
正式方案資料關係支援檢查方法
Koh Young TechnologyMeister D 晶粒放置與形貌檢查開啟正式方案資料 →- 供可見晶粒與元件檢查評估；實際載具、間距、反光表面與座標基準須配合機型確認。
- 適用邊界 不能由可見表面推定模封後埋藏晶粒的位置；D+ 的鏡面高度能力不宜直接套用 D。 評估準備 BLNKK 建議準備實際晶粒與載具、貼放前後座標、基準點及關注缺陷樣本，供試量測比較。 向供應商確認 請確認選定機型的高度／傾斜能力、座標輸出格式，以及與後續 RDL 對位流程的銜接方式。
上述判斷所依據的一手來源Koh Young Technology：Meister D 晶粒放置與形貌檢查 ↗
09
直接候選方案商用量產平台BLNKK 公開資料整理 · 適用性待確認
Firefly G5 面板級封裝檢測與 3D 量測
Onto Innovation
量測重構面板晶粒位置，供後續 RDL 曝光補償使用；實際補償仍須軟體與曝光設備整合。
依據：原廠產品頁列出自動檢測、3D 量測、Clearfind 殘留／金屬缺陷檢測及紅外線埋入式缺陷成像；本次透過官方頁面搜尋索引核對，直接頁面及補充論文暫時無法讀取。查看適用前提、排除條件與正式方案關係
正式方案資料關係同一正式方案
Onto InnovationFirefly G5 面板級封裝檢測與 3D 量測開啟正式方案資料 →- 面向先進 IC 載板、扇出面板級封裝、介面層及嵌入式晶粒載板等用途；實際可檢缺陷須依材料與結構確認。
- 面板格式、對準標記與晶粒位置圖
- 封模後座標基準與曝光介面
- 適用邊界 公開資料未說明升降溫歷程中的全場翹曲量測能力；光學或紅外線可見性也不等同於能檢出所有內部缺陷。 評估準備 可先整理載板材料、尺寸、表面結構及目標缺陷的照片或已知缺陷樣品，並列出尺寸公差與產線節拍。 向供應商確認 請確認樣品相容性、目標缺陷的檢出與誤判表現、量測重複性，以及設備配置和產線資料介接方式。
- 不能搬移已封模晶粒，也不會單獨修正 RDL
- 不是熱翹曲量測
上述判斷所依據的一手來源Onto Innovation：Firefly G5 面板級封裝檢測與 3D 量測 ↗
10
直接候選方案已授權封裝技術平台BLNKK 公開資料整理 · 適用性待確認
M-Series Adaptive Patterning fan-out 封裝
Deca Technologies
以實測晶粒位移生成各單元的曝光圖形，可直接支援對位及走線補償；補償上限由設計規則決定。
依據：現行產品頁說明量測、製造中設計與 LDI 流程；ISS 2019 簡報提供自適應對位／走線的歷史實例。查看適用前提、排除條件與正式方案關係
- 適合 M-Series 扇出封裝的單晶粒／多晶粒對位補償；現行系列提供晶圓與面板形式，層數及架構需按具體版本確認。
- 晶粒位移、旋轉及標記座標
- 自適應規則與 RDL 接點容許範圍
- 相容的直寫曝光與資料流程
- 適用邊界 可補償範圍受接點與走線設計規則及實作流程限制；歷史範例的 RDL 層數、良率或可靠度結果不能套用全系列。 評估準備 BLNKK 建議準備晶粒位移與旋轉分布、接點／走線規則、面板形式及量測資料，並整理現有曝光設備與資料流程。 向供應商確認 請確認適用 M-Series 架構、APDK 與容許變異範圍、量測／LDI 整合及試產驗證方式；翹曲需另訂量測與驗收條件。
- 超出走線或接點設計規則的位移不能補償
- 不會把已埋入的晶粒重新移位
11
相鄰用途，需確認適用性商用封裝服務平台BLNKK 公開資料整理 · 適用性待確認
CLIP chip-last 面板級 fan-out 封裝
Powertech Technology Inc. (PTI)
先形成並檢查 RDL 再整合晶粒的 chip-last 流程，可比較 chip-first 位移的架構替代路徑。
依據：官方 CLIP 頁列出最小 RDL 線寬／線距≥2/2µm；2022年法人說明會簡報亦介紹已知良好 RDL 的流程。查看適用前提、排除條件與正式方案關係
- 原廠 CLIP 用途包含 CPU、GPU、FPGA 及熱敏感元件；實際線寬／線距與堆疊需依設計確認。
- 現行 chip-first 流程及位移資料
- CLIP 相容晶粒、接腳與 RDL 規則
- 架構轉換成本、組裝與驗證計畫
- 適用邊界 流程改變不能重新定位已埋入晶粒，也不能保證消除翹曲或良率損失；公開能力不代表所有設計均適用。 評估準備 BLNKK 建議準備現行流程與晶粒位移資料、晶粒與接腳配置、RDL 設計及架構轉換成本與驗證計畫。 向供應商確認 請確認 CLIP 設計規則、已知良好 RDL 的判定方式、組裝順序，以及目標堆疊的翹曲與可靠度資料。
- 不能重新移動已埋入的晶粒
- 架構轉換不能等同自適應曝光補償
仍缺少的證據與適用條件
- 缺少本題面板格式的實測位移、overlay 與量產良率資料。
- imec 晶圓流程尚未證明可直接移轉至 panel；Moldex3D 模組與精度需原廠確認。
參考資料
12筆原廠或機構資料
展開查核來源與限制
參考資料
12筆原廠或機構資料
01
標準／機構資料Panel Level Packaging Consortium 2.0Fraunhofer IZM · 查核日期 2026-10-02
↗02研究包含精密放置、臨時材料、die shift／warpage 因素與 adaptive imaging。
限制：提供研究方向，未給本題面板的補償精度或良率。原廠技術資料2024 IC Packaging Technology ConferenceMoldex3D · 查核日期 2026-10-02
↗03原廠將 die shift、underfill、固化與結構分析列入 IC 封裝模擬能力範圍。
限制：活動介紹未提供各模組版本與驗證誤差。標準／機構資料A new approach to fan-out wafer-level packagingimec · 查核日期 2026-10-02
↗04mold-first 流程可能產生 die shift；研究流程在封模前形成晶粒間互連。
限制：屬晶圓 test vehicle；不能當成 panel 產品規格。標準／機構資料White Paper on Panel Level PackagingFraunhofer IZM · 查核日期 2026-10-02
↗05機構將翹曲、材料與層序、光學辨識及局部對位列為 panel 技術挑戰。
限制：2016 年研究範圍說明，不代表目前商用設備上限。原廠產品資料LITHOSCALE 晶粒位移補償曝光EV Group · 查核日期 2026-10-05
↗06EVG 產品頁與 2024 年 1 月白皮書說明對位及形變補償，明確指出晶粒層級補償與重新佈線依賴外部量測資料。
限制：適用邊界 補償不會阻止封模移位，也不能修復既有斷路。白皮書的位移補償不涵蓋熱影響；追溯標記功能也不等於對位錯誤已消除。 評估準備 BLNKK 建議整理晶粒位移圖、標記品質、RDL 版圖與修正規則，以及光阻、曝光及顯影條件，安排曝光後對位量測。 向供應商確認 確認外部量測與版圖資料介面、支援的補償方式、標記及基材條件，以及本光阻製程的可用對位範圍。請說明熱變形如何另行處理。原廠產品資料DW-3100 晶粒位移補償直接曝光SCREEN Semiconductor Solutions · 查核日期 2026-10-06
↗072025 年 12 月 3 日官方發表資料說明上述補償功能，並宣稱更新光學系統可達 1 µm 以下解像度。
限制：適用邊界 解像度不等於 overlay 精度或補償範圍；發表資料未提供通用數值。曝光補償不會移回晶粒，仍須驗證實際 RDL 對位與連線。 評估準備 BLNKK 建議整理位移／旋轉分布、基板變形、對位標記、光阻疊層及 RDL 尺寸／對位目標。 向供應商確認 請確認支援尺寸、位置量測與曝光串接、光阻窗口、補償範圍及驗收方法，再安排代表性樣品曝光與量測。原廠產品資料JetStep 面板 RDL 投影微影Onto Innovation · 查核日期 2026-10-06
↗08原廠年報說明 X500 面板 RDL、投影曝光及 Firefly／StepFAST 關係；2022 年官方公告提供歷史商業訂單依據。
限制：適用邊界 位置資料與曝光調整不會把已位移晶粒搬回。公開來源未給出本專案的 overlay 或電性良率保證，歷史訂單也不是現行供貨承諾。 評估準備 BLNKK 建議整理晶粒偏移圖、面板形貌、光阻厚度及對位公差，並準備曝光後圖形與座標轉換的驗證方式。 向供應商確認 確認可供應配置、面板與光阻適用性、位置資料介面及補償方式，再議定實際樣品的對位驗證條件。原廠產品資料TSMC InFO 整合型扇出封裝TSMC · 查核日期 2026-10-06
↗09原廠頁區分處理器／DRAM 的 InFO-PoP 與基板上多晶粒的 InFO-oS。
限制：適用邊界 平台不會修正已位移晶粒或保證良率。公開簡介不等於專案設計規則；PoP 與 oS 也不能混用。 評估準備 BLNKK 建議整理晶粒佈局、位置公差、RDL／通孔需求、成型量測與驗證目標，評估架構變更代價。 向供應商確認 請確認適用 InFO 選項、設計／資料介面、位置公差及驗證方式，另確認專案導入與供應條件。原廠產品資料Meister D 晶粒放置與形貌檢查Koh Young Technology · 查核日期 2026-10-06
↗10官方頁分別說明 D 與 D+，並列出可見微裂紋、崩角及異物等檢查用途。
限制：適用邊界 不能由可見表面推定模封後埋藏晶粒的位置；D+ 的鏡面高度能力不宜直接套用 D。 評估準備 BLNKK 建議準備實際晶粒與載具、貼放前後座標、基準點及關注缺陷樣本，供試量測比較。 向供應商確認 請確認選定機型的高度／傾斜能力、座標輸出格式，以及與後續 RDL 對位流程的銜接方式。原廠產品資料Firefly G5 面板級封裝檢測與 3D 量測Onto Innovation · 查核日期 2026-10-06
↗11原廠產品頁列出自動檢測、3D 量測、Clearfind 殘留／金屬缺陷檢測及紅外線埋入式缺陷成像；本次透過官方頁面搜尋索引核對，直接頁面及補充論文暫時無法讀取。
限制：適用邊界 公開資料未說明升降溫歷程中的全場翹曲量測能力；光學或紅外線可見性也不等同於能檢出所有內部缺陷。 評估準備 可先整理載板材料、尺寸、表面結構及目標缺陷的照片或已知缺陷樣品，並列出尺寸公差與產線節拍。 向供應商確認 請確認樣品相容性、目標缺陷的檢出與誤判表現、量測重複性，以及設備配置和產線資料介接方式。原廠產品資料M-Series Adaptive Patterning fan-out 封裝Deca Technologies · 查核日期 2026-10-06
↗12現行產品頁說明量測、製造中設計與 LDI 流程；ISS 2019 簡報提供自適應對位／走線的歷史實例。
限制：適用邊界 可補償範圍受接點與走線設計規則及實作流程限制；歷史範例的 RDL 層數、良率或可靠度結果不能套用全系列。 評估準備 BLNKK 建議準備晶粒位移與旋轉分布、接點／走線規則、面板形式及量測資料，並整理現有曝光設備與資料流程。 向供應商確認 請確認適用 M-Series 架構、APDK 與容許變異範圍、量測／LDI 整合及試產驗證方式；翹曲需另訂量測與驗收條件。原廠產品資料CLIP chip-last 面板級 fan-out 封裝Powertech Technology Inc. (PTI) · 查核日期 2026-10-06
↗官方 CLIP 頁列出最小 RDL 線寬／線距≥2/2µm；2022年法人說明會簡報亦介紹已知良好 RDL 的流程。
限制：適用邊界 流程改變不能重新定位已埋入晶粒，也不能保證消除翹曲或良率損失；公開能力不代表所有設計均適用。 評估準備 BLNKK 建議準備現行流程與晶粒位移資料、晶粒與接腳配置、RDL 設計及架構轉換成本與驗證計畫。 向供應商確認 請確認 CLIP 設計規則、已知良好 RDL 的判定方式、組裝順序，以及目標堆疊的翹曲與可靠度資料。評估前確認
開始評估前要問的問題
展開評估清單
評估前確認
開始評估前要問的問題
- 位移圖是否保留每顆晶粒的平移與旋轉，且封模前後使用一致座標？
- 面板翹曲與曝光焦平面是否分別量測，而非由 die shift 推算？
- 臨時固定材料、封膠與脫離載具步驟是否有分組對照？
- 補償後 RDL overlay 的驗證是否涵蓋邊角、批次與熱履歷？
- 模型是否使用材料實測曲線並與晶粒位移分布交叉確認？
相關技術問答
- 如何判斷 RDL 對位失敗主要來自晶粒位移，還是面板形貌與座標校正？
- 供應商能否提供支援的面板尺寸、位移補償流程與樣品驗證限制？