晶粒位置量測與 RDL 補償
先建立封模前後一致座標與面板位置圖，再討論 RDL 補償。
待確認項目 · 01
比較方案
比較各方案的用途、所需資料與限制。
針對「Fan-out／Panel 封模後晶粒位移與 RDL 對位失敗」，先了解每個方案能回答什麼，再安排驗證順序。
目前比較0個方案在這一頁直接選擇 2–3 個方案；排列順序不代表推薦。
查看完整方案資料選擇方案
挑選要並排檢查的候選
請先選擇至少 2 個方案。
查看完整方案資料 →BLNKK 不會預先替你選擇，也不會把排列順序當作推薦。
BLNKK 評估整理
補充工程條件 →下一步
可以先比較用途與限制；補充關鍵樣品條件後，再規劃驗證。
已選 0 個方案相關條件已確認 0 / 3尚未選擇方案；以下依目前工程問題整理。
優先待確認事項 · 3
相關評估路徑
評估準備清單
依相關工程條件整理的討論準備項目；不代表原廠硬性要求或資料已具備。
- 完整座標圖已取得
- 主要曲線已齊
- 可比較流程變體
各方案的專屬輸入與適用限制，請一併查看上方比較表。
討論時先問
- 位移圖是否保留每顆晶粒的平移與旋轉，且封模前後使用一致座標？
- 面板翹曲與曝光焦平面是否分別量測，而非由 die shift 推算？
- 臨時固定材料、封膠與脫離載具步驟是否有分組對照？
- 補償後 RDL overlay 的驗證是否涵蓋邊角、批次與熱履歷？
- 模型是否使用材料實測曲線並與晶粒位移分布交叉確認？
公開參考來源 · 11
- Fraunhofer IZM · Panel Level Packaging Consortium 2.0 ↗
查看來源說明與限制
研究包含精密放置、臨時材料、die shift／warpage 因素與 adaptive imaging。
提供研究方向，未給本題面板的補償精度或良率。
- Moldex3D · 2024 IC Packaging Technology Conference ↗
查看來源說明與限制
原廠將 die shift、underfill、固化與結構分析列入 IC 封裝模擬能力範圍。
活動介紹未提供各模組版本與驗證誤差。
- imec · A new approach to fan-out wafer-level packaging ↗
查看來源說明與限制
mold-first 流程可能產生 die shift；研究流程在封模前形成晶粒間互連。
屬晶圓 test vehicle；不能當成 panel 產品規格。
- EV Group · LITHOSCALE 晶粒位移補償曝光 ↗
查看來源說明與限制
EVG 產品頁與 2024 年 1 月白皮書說明對位及形變補償，明確指出晶粒層級補償與重新佈線依賴外部量測資料。
適用邊界 補償不會阻止封模移位，也不能修復既有斷路。白皮書的位移補償不涵蓋熱影響；追溯標記功能也不等於對位錯誤已消除。 評估準備 BLNKK 建議整理晶粒位移圖、標記品質、RDL 版圖與修正規則，以及光阻、曝光及顯影條件，安排曝光後對位量測。 向供應商確認 確認外部量測與版圖資料介面、支援的補償方式、標記及基材條件，以及本光阻製程的可用對位範圍。請說明熱變形如何另行處理。
- SCREEN Semiconductor Solutions · DW-3100 晶粒位移補償直接曝光 ↗
查看來源說明與限制
2025 年 12 月 3 日官方發表資料說明上述補償功能，並宣稱更新光學系統可達 1 µm 以下解像度。
適用邊界 解像度不等於 overlay 精度或補償範圍；發表資料未提供通用數值。曝光補償不會移回晶粒，仍須驗證實際 RDL 對位與連線。 評估準備 BLNKK 建議整理位移／旋轉分布、基板變形、對位標記、光阻疊層及 RDL 尺寸／對位目標。 向供應商確認 請確認支援尺寸、位置量測與曝光串接、光阻窗口、補償範圍及驗收方法，再安排代表性樣品曝光與量測。
- Onto Innovation · JetStep 面板 RDL 投影微影 ↗
查看來源說明與限制
原廠年報說明 X500 面板 RDL、投影曝光及 Firefly／StepFAST 關係；2022 年官方公告提供歷史商業訂單依據。
適用邊界 位置資料與曝光調整不會把已位移晶粒搬回。公開來源未給出本專案的 overlay 或電性良率保證，歷史訂單也不是現行供貨承諾。 評估準備 BLNKK 建議整理晶粒偏移圖、面板形貌、光阻厚度及對位公差，並準備曝光後圖形與座標轉換的驗證方式。 向供應商確認 確認可供應配置、面板與光阻適用性、位置資料介面及補償方式，再議定實際樣品的對位驗證條件。
- TSMC · TSMC InFO 整合型扇出封裝 ↗
查看來源說明與限制
原廠頁區分處理器／DRAM 的 InFO-PoP 與基板上多晶粒的 InFO-oS。
適用邊界 平台不會修正已位移晶粒或保證良率。公開簡介不等於專案設計規則；PoP 與 oS 也不能混用。 評估準備 BLNKK 建議整理晶粒佈局、位置公差、RDL／通孔需求、成型量測與驗證目標，評估架構變更代價。 向供應商確認 請確認適用 InFO 選項、設計／資料介面、位置公差及驗證方式，另確認專案導入與供應條件。
- Koh Young Technology · Meister D 晶粒放置與形貌檢查 ↗
查看來源說明與限制
官方頁分別說明 D 與 D+，並列出可見微裂紋、崩角及異物等檢查用途。
適用邊界 不能由可見表面推定模封後埋藏晶粒的位置；D+ 的鏡面高度能力不宜直接套用 D。 評估準備 BLNKK 建議準備實際晶粒與載具、貼放前後座標、基準點及關注缺陷樣本，供試量測比較。 向供應商確認 請確認選定機型的高度／傾斜能力、座標輸出格式，以及與後續 RDL 對位流程的銜接方式。
- Onto Innovation · Firefly G5 面板級封裝檢測與 3D 量測 ↗
查看來源說明與限制
原廠產品頁列出自動檢測、3D 量測、Clearfind 殘留／金屬缺陷檢測及紅外線埋入式缺陷成像；本次透過官方頁面搜尋索引核對，直接頁面及補充論文暫時無法讀取。
適用邊界 公開資料未說明升降溫歷程中的全場翹曲量測能力；光學或紅外線可見性也不等同於能檢出所有內部缺陷。 評估準備 可先整理載板材料、尺寸、表面結構及目標缺陷的照片或已知缺陷樣品，並列出尺寸公差與產線節拍。 向供應商確認 請確認樣品相容性、目標缺陷的檢出與誤判表現、量測重複性，以及設備配置和產線資料介接方式。
- Deca Technologies · M-Series Adaptive Patterning fan-out 封裝 ↗
查看來源說明與限制
現行產品頁說明量測、製造中設計與 LDI 流程；ISS 2019 簡報提供自適應對位／走線的歷史實例。
適用邊界 可補償範圍受接點與走線設計規則及實作流程限制；歷史範例的 RDL 層數、良率或可靠度結果不能套用全系列。 評估準備 BLNKK 建議準備晶粒位移與旋轉分布、接點／走線規則、面板形式及量測資料，並整理現有曝光設備與資料流程。 向供應商確認 請確認適用 M-Series 架構、APDK 與容許變異範圍、量測／LDI 整合及試產驗證方式；翹曲需另訂量測與驗收條件。
- Powertech Technology Inc. (PTI) · CLIP chip-last 面板級 fan-out 封裝 ↗
查看來源說明與限制
官方 CLIP 頁列出最小 RDL 線寬／線距≥2/2µm；2022年法人說明會簡報亦介紹已知良好 RDL 的流程。
適用邊界 流程改變不能重新定位已埋入晶粒，也不能保證消除翹曲或良率損失；公開能力不代表所有設計均適用。 評估準備 BLNKK 建議準備現行流程與晶粒位移資料、晶粒與接腳配置、RDL 設計及架構轉換成本與驗證計畫。 向供應商確認 請確認 CLIP 設計規則、已知良好 RDL 的判定方式、組裝順序，以及目標堆疊的翹曲與可靠度資料。
完整評估紀錄展開查看完整條件、各路徑規則與原始評估說明。
目前判斷與下一步
依自述條件與公開資料整理；可先評估不代表已驗證樣品適用性或根因。排列順序不代表最佳方案。
已知條件 · 0
重要的未知條件 · 3
- 是否有同一座標系下的封模前後晶粒平移、旋轉與面板位置圖？只有平均位移不足以設計局部補償；需保留晶粒與面板座標。
- 封膠、臨時固定材料與主要結構材料的實測曲線是否可用？至少確認黏度／固化與熱機械相關輸入是否對應實際批次與製程。
- 本輪評估是否允許比較載具、固定方式或 die-first／RDL-first 流程？若流程已凍結，架構比較只能列為後續研究，不應當作本輪可執行方案。
值得評估的路徑
晶粒位置量測與 RDL 補償
先建立封模前後一致座標與面板位置圖，再討論 RDL 補償。
- 是否有同一座標系下的封模前後晶粒平移、旋轉與面板位置圖？
哪些條件會改變這條路徑
- 是否有同一座標系下的封模前後晶粒平移、旋轉與面板位置圖？支持先評估: 完整座標圖已取得 · 目前不適合: 沒有可對位資料
封模流動與固化分析
仍需確認材料曲線與製程設定是否對應實際批次。
- 封膠、臨時固定材料與主要結構材料的實測曲線是否可用？
哪些條件會改變這條路徑
- 封膠、臨時固定材料與主要結構材料的實測曲線是否可用？支持先評估: 主要曲線已齊 · 目前不適合: 關鍵曲線缺漏
載具與封裝流程比較
先確認本輪能否調整流程架構及可接受的比較範圍。
- 本輪評估是否允許比較載具、固定方式或 die-first／RDL-first 流程？
哪些條件會改變這條路徑
- 本輪評估是否允許比較載具、固定方式或 die-first／RDL-first 流程？支持先評估: 可比較流程變體 · 目前不適合: 本輪流程已凍結
接下來先做
尚未提供結果；先補關鍵條件，再安排評估。
- 是否有同一座標系下的封模前後晶粒平移、旋轉與面板位置圖？
準備這些資料
- 位移圖、載具與製程條件
- 幾何、材料曲線、黏度與製程設定
- 互連架構、成本與製程相容性
- 具可用對位標記與晶粒位置資料的晶圓級重佈線製程；須驗證光阻、基材及圖形轉換流程。
- 原廠定位於先進封裝，支援晶圓與方形面板；實際尺寸、光阻及可補償窗口待確認。
- X500 用於矩形面板的先進封裝微影與 RDL；光阻、面板狀態和量測座標介面需按專案確認。
- 官方涵蓋行動與 HPC 應用；實際選項、晶粒配置、設計規則及專案導入需向 TSMC 確認。
- 供可見晶粒與元件檢查評估；實際載具、間距、反光表面與座標基準須配合機型確認。
- 面向先進 IC 載板、扇出面板級封裝、介面層及嵌入式晶粒載板等用途；實際可檢缺陷須依材料與結構確認。 面板格式、對準標記與晶粒位置圖 封模後座標基準與曝光介面
- 適合 M-Series 扇出封裝的單晶粒／多晶粒對位補償；現行系列提供晶圓與面板形式，層數及架構需按具體版本確認。 晶粒位移、旋轉及標記座標 自適應規則與 RDL 接點容許範圍 相容的直寫曝光與資料流程
- 原廠 CLIP 用途包含 CPU、GPU、FPGA 及熱敏感元件；實際線寬／線距與堆疊需依設計確認。 現行 chip-first 流程及位移資料 CLIP 相容晶粒、接腳與 RDL 規則 架構轉換成本、組裝與驗證計畫
討論時先問
- 位移圖是否保留每顆晶粒的平移與旋轉，且封模前後使用一致座標？
- 面板翹曲與曝光焦平面是否分別量測，而非由 die shift 推算？
- 臨時固定材料、封膠與脫離載具步驟是否有分組對照？
- 補償後 RDL overlay 的驗證是否涵蓋邊角、批次與熱履歷？
- 模型是否使用材料實測曲線並與晶粒位移分布交叉確認？
公開參考來源
Fraunhofer IZM · Panel Level Packaging Consortium 2.0 ↗提供研究方向，未給本題面板的補償精度或良率。
Moldex3D · 2024 IC Packaging Technology Conference ↗活動介紹未提供各模組版本與驗證誤差。
imec · A new approach to fan-out wafer-level packaging ↗屬晶圓 test vehicle；不能當成 panel 產品規格。
Fraunhofer IZM · White Paper on Panel Level Packaging ↗2016 年研究範圍說明，不代表目前商用設備上限。
EV Group · LITHOSCALE 晶粒位移補償曝光 ↗適用邊界 補償不會阻止封模移位，也不能修復既有斷路。白皮書的位移補償不涵蓋熱影響；追溯標記功能也不等於對位錯誤已消除。 評估準備 BLNKK 建議整理晶粒位移圖、標記品質、RDL 版圖與修正規則，以及光阻、曝光及顯影條件，安排曝光後對位量測。 向供應商確認 確認外部量測與版圖資料介面、支援的補償方式、標記及基材條件，以及本光阻製程的可用對位範圍。請說明熱變形如何另行處理。
SCREEN Semiconductor Solutions · DW-3100 晶粒位移補償直接曝光 ↗適用邊界 解像度不等於 overlay 精度或補償範圍；發表資料未提供通用數值。曝光補償不會移回晶粒，仍須驗證實際 RDL 對位與連線。 評估準備 BLNKK 建議整理位移／旋轉分布、基板變形、對位標記、光阻疊層及 RDL 尺寸／對位目標。 向供應商確認 請確認支援尺寸、位置量測與曝光串接、光阻窗口、補償範圍及驗收方法，再安排代表性樣品曝光與量測。
Onto Innovation · JetStep 面板 RDL 投影微影 ↗適用邊界 位置資料與曝光調整不會把已位移晶粒搬回。公開來源未給出本專案的 overlay 或電性良率保證，歷史訂單也不是現行供貨承諾。 評估準備 BLNKK 建議整理晶粒偏移圖、面板形貌、光阻厚度及對位公差，並準備曝光後圖形與座標轉換的驗證方式。 向供應商確認 確認可供應配置、面板與光阻適用性、位置資料介面及補償方式，再議定實際樣品的對位驗證條件。
TSMC · TSMC InFO 整合型扇出封裝 ↗適用邊界 平台不會修正已位移晶粒或保證良率。公開簡介不等於專案設計規則；PoP 與 oS 也不能混用。 評估準備 BLNKK 建議整理晶粒佈局、位置公差、RDL／通孔需求、成型量測與驗證目標，評估架構變更代價。 向供應商確認 請確認適用 InFO 選項、設計／資料介面、位置公差及驗證方式，另確認專案導入與供應條件。
Koh Young Technology · Meister D 晶粒放置與形貌檢查 ↗適用邊界 不能由可見表面推定模封後埋藏晶粒的位置；D+ 的鏡面高度能力不宜直接套用 D。 評估準備 BLNKK 建議準備實際晶粒與載具、貼放前後座標、基準點及關注缺陷樣本，供試量測比較。 向供應商確認 請確認選定機型的高度／傾斜能力、座標輸出格式，以及與後續 RDL 對位流程的銜接方式。
Onto Innovation · Firefly G5 面板級封裝檢測與 3D 量測 ↗適用邊界 公開資料未說明升降溫歷程中的全場翹曲量測能力；光學或紅外線可見性也不等同於能檢出所有內部缺陷。 評估準備 可先整理載板材料、尺寸、表面結構及目標缺陷的照片或已知缺陷樣品，並列出尺寸公差與產線節拍。 向供應商確認 請確認樣品相容性、目標缺陷的檢出與誤判表現、量測重複性，以及設備配置和產線資料介接方式。
Deca Technologies · M-Series Adaptive Patterning fan-out 封裝 ↗適用邊界 可補償範圍受接點與走線設計規則及實作流程限制；歷史範例的 RDL 層數、良率或可靠度結果不能套用全系列。 評估準備 BLNKK 建議準備晶粒位移與旋轉分布、接點／走線規則、面板形式及量測資料，並整理現有曝光設備與資料流程。 向供應商確認 請確認適用 M-Series 架構、APDK 與容許變異範圍、量測／LDI 整合及試產驗證方式；翹曲需另訂量測與驗收條件。
Powertech Technology Inc. (PTI) · CLIP chip-last 面板級 fan-out 封裝 ↗適用邊界 流程改變不能重新定位已埋入晶粒，也不能保證消除翹曲或良率損失；公開能力不代表所有設計均適用。 評估準備 BLNKK 建議準備現行流程與晶粒位移資料、晶粒與接腳配置、RDL 設計及架構轉換成本與驗證計畫。 向供應商確認 請確認 CLIP 設計規則、已知良好 RDL 的判定方式、組裝順序，以及目標堆疊的翹曲與可靠度資料。