芯粒位置测量与 RDL 补偿
先建立塑封前后一致坐标与面板位置图，再讨论 RDL 补偿。
待确认事项 · 01
比较方案
比较各方案的用途、所需数据与限制。
针对「Fan-out／面板塑封后芯粒位移与 RDL 对准失败」，先了解每个方案能回答什么，再安排验证顺序。
目前比较0个方案在这一页直接选择 2–3 个方案；排列顺序不代表推荐。
查看完整方案信息选择方案
挑选要并排检查的候选
请先选择至少 2 个方案。
查看完整方案信息 →BLNKK 不会预先替你选择，也不会把排列顺序当作推荐。
BLNKK 评估整理
补充工程条件 →下一步
可以先比较用途与限制；补充关键样品条件后，再规划验证。
已选 0 个方案相关条件已确认 0 / 3尚未选择方案；以下根据当前工程问题整理。
优先待确认事项 · 3
相关评估路径
评估准备清单
根据相关工程条件整理的讨论准备事项；不代表原厂硬性要求或资料已具备。
- 完整坐标图已取得
- 主要曲线已齐
- 可比较流程变体
各方案的专属输入与适用限制，请同时查看上方比较表。
讨论时先问
- 位移图是否保留每颗芯粒的平移与旋转，且塑封前后使用一致坐标？
- 面板翘曲与曝光焦平面是否分别测量，而非由 die shift 推算？
- 临时固定材料、塑封料与脱离载体步骤是否有分组对照？
- 补偿后 RDL overlay 的验证是否涵盖边角、批次与热历史？
- 模型是否使用材料实测曲线并与芯粒位移分布交叉确认？
公开参考来源 · 11
- Fraunhofer IZM · Panel Level Packaging Consortium 2.0 ↗
查看来源说明与限制
研究包含精密放置、临时材料、die shift／warpage 因素与 adaptive imaging。
提供研究方向，未给本题面板的补偿精度或良率。
- Moldex3D · 2024 IC Packaging Technology Conference ↗
查看来源说明与限制
制造商将 die shift、underfill、固化与结构分析列入 IC 封装模拟能力范围。
活动介绍未提供各模块版本与验证误差。
- imec · A new approach to fan-out wafer-level packaging ↗
查看来源说明与限制
mold-first 流程可能产生 die shift；研究流程在塑封前形成芯粒间互连。
属晶圆 test vehicle；不能当成 panel 产品规格。
- EV Group · LITHOSCALE 芯片位移补偿曝光 ↗
查看来源说明与限制
EVG 产品页与 2024 年 1 月白皮书说明了对准和畸变补偿，明确指出芯片级补偿及重新布线依赖外部测量数据。
适用边界 补偿不会阻止塑封移位，也不能修复既有开路。白皮书中的位移补偿不覆盖热影响；追溯标记功能也不等于对准误差已消除。 评估准备 BLNKK 建议整理芯片位移图、标记质量、RDL 版图和修正规则，以及光刻胶、曝光及显影条件，安排曝光后的对准测量。 向供应商确认 确认外部测量与版图数据接口、支持的补偿方法、标记和基材条件，以及本光刻胶工艺的可用对准范围。请说明热变形如何另行处理。
- SCREEN Semiconductor Solutions · DW-3100 芯片位移补偿直接曝光 ↗
查看来源说明与限制
2025 年 12 月 3 日官方发布说明上述补偿功能，并称更新光学系统可实现 1 µm 以下分辨率。
适用边界 分辨率不等于套刻精度或补偿范围，发布资料未提供通用数值。曝光补偿不会移回芯片，仍需验证实际 RDL 对位及连接。 评估准备 BLNKK 建议整理位移／旋转分布、基板变形、对位标记、光刻胶堆叠和 RDL 尺寸／套刻目标。 向供应商确认 请确认支持尺寸、位置测量与曝光衔接、光刻胶窗口、补偿范围及验收方法，再安排代表性样品曝光和测量。
- Onto Innovation · JetStep 面板 RDL 投影光刻 ↗
查看来源说明与限制
原厂年报说明 X500 面板 RDL、投影曝光及 Firefly／StepFAST 关系；2022 年官方公告提供历史商业订单依据。
适用边界 位置数据与曝光调整不会把已位移芯片移回。公开来源未给出本项目的套刻或电性良率保证，历史订单也不代表当前供货承诺。 评估准备 BLNKK 建议整理芯片偏移图、面板形貌、光刻胶厚度与对准公差，并准备曝光后图形及坐标转换的验证方法。 向供应商确认 确认当前配置、面板与光刻胶适用性、位置数据接口和补偿方式，再商定实际样品的对准验证条件。
- TSMC · TSMC InFO 集成扇出封装 ↗
查看来源说明与限制
原厂页面区分处理器／DRAM 的 InFO-PoP 和基板上多晶粒的 InFO-oS。
适用边界 平台不会修正已经位移的晶粒或保证良率。公开简介不等于项目设计规则；PoP 与 oS 也不能混用。 评估准备 BLNKK 建议整理晶粒布局、位置公差、RDL／通孔需求、成型测量和验证目标，评估架构变更的代价。 向供应商确认 请确认适用 InFO 选项、设计／数据接口、位置公差和验证方法，另行确认项目导入及供应条件。
- Koh Young Technology · Meister D 芯片放置与形貌检查 ↗
查看来源说明与限制
官方页面区分 D 与 D+，并列出可见微裂纹、崩边和异物等检测用途。
适用边界 外露表面图像不能证明模封后埋藏芯片的位置；D+ 的镜面高度能力不能直接套用到 D。 评估准备 BLNKK 建议准备实际芯片和载具、贴装前后坐标、基准点以及关注的缺陷样本，用于试测比较。 向供应商确认 请确认所选机型的高度和倾斜检测能力、坐标导出格式，以及如何衔接后续 RDL 对准流程。
- Onto Innovation · Firefly G5 面板级封装检测与 3D 测量 ↗
查看来源说明与限制
厂商产品页列出自动检测、3D 测量、Clearfind 残留／金属缺陷检测及红外内部缺陷成像；本次通过官方页面搜索索引核对，直接页面和补充论文暂时无法读取。
适用边界 公开资料未说明升降温过程中的全场翘曲测量能力；光学或红外可见性也不代表能检出所有内部缺陷。 评估准备 建议先整理基板材料、尺寸、表面结构及目标缺陷照片或已知缺陷样品，并列出尺寸公差与产线节拍。 向供应商确认 请确认样品兼容性、目标缺陷的检出与误判表现、测量重复性，以及设备配置和产线数据接口。
- Deca Technologies · M-Series 自适应布线 fan-out 封装 ↗
查看来源说明与限制
现行产品页说明测量、制造中设计与 LDI 流程；ISS 2019 演示资料提供自适应对准／布线的历史实例。
适用边界 可补偿范围受接点与布线设计规则及实施流程限制；历史实例的 RDL 层数、良率或可靠性结果不能套用全系列。 评估准备 BLNKK 建议准备芯片位移与旋转分布、接点／布线规则、面板形式与测量数据，并整理现有曝光设备和数据流程。 向供应商确认 请确认适用的 M-Series 架构、APDK 与允许偏差范围、测量／LDI 集成及试产验证方式；翘曲需另定测量与验收条件。
- Powertech Technology Inc. (PTI) · CLIP 后置芯片面板级扇出封装 ↗
查看来源说明与限制
官方 CLIP 页面列出最小 RDL 线宽／线距≥2/2µm；2022年投资者会议材料也介绍已知良好 RDL 流程。
适用边界 改变流程不能重新定位已经嵌入的裸片，也不能保证消除翘曲或良率损失；公开能力不代表所有设计均适用。 评估准备 BLNKK 建议准备现有流程与裸片位移数据、裸片和引脚布局、RDL 设计及架构转换成本与验证计划。 向供应商确认 请确认 CLIP 设计规则、已知良好 RDL 的判定方式、组装顺序，以及目标堆叠的翘曲和可靠性数据。
完整评估记录展开查看完整条件、各路径规则及原始评估说明。
当前判断与下一步
依据自述条件和公开资料整理；可先评估不代表已验证样品适用性或根因。排列顺序不代表最佳方案。
已知条件 · 0
重要的未知条件 · 3
- 是否有同一坐标系下的塑封前后芯粒平移、旋转与面板位置图？只有平均位移不足以设计局部补偿；需保留芯粒与面板坐标。
- 塑封料、临时固定材料与主要结构材料的实测曲线是否可用？至少确认粘度／固化与热机械相关输入是否对应实际批次与工艺。
- 本轮评估是否允许比较载体、固定方式或 die-first／RDL-first 流程？若流程已冻结，架构比较只能列为后续研究，不应当作本轮可执行方案。
值得评估的路径
芯粒位置测量与 RDL 补偿
先建立塑封前后一致坐标与面板位置图，再讨论 RDL 补偿。
- 是否有同一坐标系下的塑封前后芯粒平移、旋转与面板位置图？
哪些条件会改变这条路径
- 是否有同一坐标系下的塑封前后芯粒平移、旋转与面板位置图？支持先评估: 完整坐标图已取得 · 目前不适合: 没有可对位资料
塑封流动与固化分析
仍需确认材料曲线与工艺设定是否对应实际批次。
- 塑封料、临时固定材料与主要结构材料的实测曲线是否可用？
哪些条件会改变这条路径
- 塑封料、临时固定材料与主要结构材料的实测曲线是否可用？支持先评估: 主要曲线已齐 · 目前不适合: 关键曲线缺漏
载体与封装流程比较
先确认本轮能否调整流程架构及可接受的比较范围。
- 本轮评估是否允许比较载体、固定方式或 die-first／RDL-first 流程？
哪些条件会改变这条路径
- 本轮评估是否允许比较载体、固定方式或 die-first／RDL-first 流程？支持先评估: 可比较流程变体 · 目前不适合: 本轮流程已冻结
接下来先做
尚未提供结果；先补充关键条件，再安排评估。
- 是否有同一坐标系下的塑封前后芯粒平移、旋转与面板位置图？
准备这些资料
- 位移图、载体与工艺条件
- 几何、材料曲线、粘度与工艺设定
- 互连架构、成本与工艺相容性
- 具有可用对准标记和芯片位置数据的晶圆级重布线工艺；需验证光刻胶、基材及图形转换流程。
- 原厂定位于先进封装，支持晶圆和方形面板；实际尺寸、光刻胶及可补偿范围需确认。
- X500 面向矩形面板先进封装光刻和 RDL；光刻胶、面板状态及测量坐标接口需按项目确认。
- 官方涵盖移动与 HPC 应用；实际选项、晶粒布局、设计规则及项目导入需向 TSMC 确认。
- 适合评估外露芯片和元件；载具、间距、反光表面及坐标基准应结合具体机型确认。
- 面向先进 IC 基板、扇出面板级封装、转接板及嵌入式芯片基板等应用；具体可检缺陷需根据材料与结构确认。 面板格式、对准标记与芯片位置图 塑封后坐标基准与曝光接口
- 适合 M-Series 扇出封装的单芯片／多芯片对准补偿；现行系列提供晶圆与面板形式，层数及架构需按具体版本确认。 晶粒位移、旋转及标记座标 自适应规则与 RDL 接点容许范围 相容的直写曝光与资料流程
- 官方 CLIP 用途包含 CPU、GPU、FPGA 及热敏感器件；实际线宽／线距和堆叠需要按设计确认。 现行 chip-first 流程及位移资料 CLIP 相容晶粒、接脚与 RDL 规则 架构转换成本、组装与验证计划
讨论时先问
- 位移图是否保留每颗芯粒的平移与旋转，且塑封前后使用一致坐标？
- 面板翘曲与曝光焦平面是否分别测量，而非由 die shift 推算？
- 临时固定材料、塑封料与脱离载体步骤是否有分组对照？
- 补偿后 RDL overlay 的验证是否涵盖边角、批次与热历史？
- 模型是否使用材料实测曲线并与芯粒位移分布交叉确认？
公开参考来源
Fraunhofer IZM · Panel Level Packaging Consortium 2.0 ↗提供研究方向，未给本题面板的补偿精度或良率。
Moldex3D · 2024 IC Packaging Technology Conference ↗活动介绍未提供各模块版本与验证误差。
imec · A new approach to fan-out wafer-level packaging ↗属晶圆 test vehicle；不能当成 panel 产品规格。
Fraunhofer IZM · White Paper on Panel Level Packaging ↗2016 年研究范围说明，不代表目前商用设备上限。
EV Group · LITHOSCALE 芯片位移补偿曝光 ↗适用边界 补偿不会阻止塑封移位，也不能修复既有开路。白皮书中的位移补偿不覆盖热影响；追溯标记功能也不等于对准误差已消除。 评估准备 BLNKK 建议整理芯片位移图、标记质量、RDL 版图和修正规则，以及光刻胶、曝光及显影条件，安排曝光后的对准测量。 向供应商确认 确认外部测量与版图数据接口、支持的补偿方法、标记和基材条件，以及本光刻胶工艺的可用对准范围。请说明热变形如何另行处理。
SCREEN Semiconductor Solutions · DW-3100 芯片位移补偿直接曝光 ↗适用边界 分辨率不等于套刻精度或补偿范围，发布资料未提供通用数值。曝光补偿不会移回芯片，仍需验证实际 RDL 对位及连接。 评估准备 BLNKK 建议整理位移／旋转分布、基板变形、对位标记、光刻胶堆叠和 RDL 尺寸／套刻目标。 向供应商确认 请确认支持尺寸、位置测量与曝光衔接、光刻胶窗口、补偿范围及验收方法，再安排代表性样品曝光和测量。
Onto Innovation · JetStep 面板 RDL 投影光刻 ↗适用边界 位置数据与曝光调整不会把已位移芯片移回。公开来源未给出本项目的套刻或电性良率保证，历史订单也不代表当前供货承诺。 评估准备 BLNKK 建议整理芯片偏移图、面板形貌、光刻胶厚度与对准公差，并准备曝光后图形及坐标转换的验证方法。 向供应商确认 确认当前配置、面板与光刻胶适用性、位置数据接口和补偿方式，再商定实际样品的对准验证条件。
TSMC · TSMC InFO 集成扇出封装 ↗适用边界 平台不会修正已经位移的晶粒或保证良率。公开简介不等于项目设计规则；PoP 与 oS 也不能混用。 评估准备 BLNKK 建议整理晶粒布局、位置公差、RDL／通孔需求、成型测量和验证目标，评估架构变更的代价。 向供应商确认 请确认适用 InFO 选项、设计／数据接口、位置公差和验证方法，另行确认项目导入及供应条件。
Koh Young Technology · Meister D 芯片放置与形貌检查 ↗适用边界 外露表面图像不能证明模封后埋藏芯片的位置；D+ 的镜面高度能力不能直接套用到 D。 评估准备 BLNKK 建议准备实际芯片和载具、贴装前后坐标、基准点以及关注的缺陷样本，用于试测比较。 向供应商确认 请确认所选机型的高度和倾斜检测能力、坐标导出格式，以及如何衔接后续 RDL 对准流程。
Onto Innovation · Firefly G5 面板级封装检测与 3D 测量 ↗适用边界 公开资料未说明升降温过程中的全场翘曲测量能力；光学或红外可见性也不代表能检出所有内部缺陷。 评估准备 建议先整理基板材料、尺寸、表面结构及目标缺陷照片或已知缺陷样品，并列出尺寸公差与产线节拍。 向供应商确认 请确认样品兼容性、目标缺陷的检出与误判表现、测量重复性，以及设备配置和产线数据接口。
Deca Technologies · M-Series 自适应布线 fan-out 封装 ↗适用边界 可补偿范围受接点与布线设计规则及实施流程限制；历史实例的 RDL 层数、良率或可靠性结果不能套用全系列。 评估准备 BLNKK 建议准备芯片位移与旋转分布、接点／布线规则、面板形式与测量数据，并整理现有曝光设备和数据流程。 向供应商确认 请确认适用的 M-Series 架构、APDK 与允许偏差范围、测量／LDI 集成及试产验证方式；翘曲需另定测量与验收条件。
Powertech Technology Inc. (PTI) · CLIP 后置芯片面板级扇出封装 ↗适用边界 改变流程不能重新定位已经嵌入的裸片，也不能保证消除翘曲或良率损失；公开能力不代表所有设计均适用。 评估准备 BLNKK 建议准备现有流程与裸片位移数据、裸片和引脚布局、RDL 设计及架构转换成本与验证计划。 向供应商确认 请确认 CLIP 设计规则、已知良好 RDL 的判定方式、组装顺序，以及目标堆叠的翘曲和可靠性数据。