Kinex 集成式 die-to-wafer 混合键合系统
芯粒对晶圆混合键合时，表面活化后的等待时间、污染和对准变化会影响键合一致性；多芯粒堆叠还需要可追溯的工艺记录。
Applied Materials
查看供应商公开信息，以及目前已收录的技术方案。
查看联系信息 ↓公开能力摘要
- 先进封装沉积、电镀与混合键合工艺集成
应用范围: 3D IC／HBM／CPO／传感器 · TSV 绝缘衬层 · TSV 电镀前金属化 · TSV／混合键合表面 · HBM 薄芯片背面／载体晶圆
目录中的方案 · 5
Producer InVia TSV 绝缘衬层沉积
比较 TSV 深度方向的绝缘膜覆盖，评估沉积条件与漏电风险。
Endura Ventura TSV 阻挡层／种子层沉积
比较 TSV 填铜前的阻挡层与铜种子层覆盖，评估深孔金属化的连续性。
Reflexion LK 铜／介电层 CMP 平坦化
TSV 平坦化及混合键合表面的铜／介电层相对高度，需要结合抛光后污染和键合结果评估。
Producer Avila 背面介电应力补偿
评估薄芯片堆叠前的背面介电膜应力补偿和形貌调整。
工程问题中的候选方案
以下候选方案已收录于工程问题流程，可继续查看条件、来源和比较内容。
公开来源
联系信息
通过以下官方渠道，自行联系供应商。
台湾 · 原厂办事机构
Applied Materials Taiwan, Ltd. — Hsinchu
官方来源 ↗查阅日期
美国 · 总部
Applied Materials, Inc.
官方来源 ↗查阅日期
印度 · 原厂办事机构
Applied Materials India Private Limited — Bangalore
官方来源 ↗查阅日期
联系信息根据原厂公开资料整理；具体产品的负责人和服务范围，请向供应商确认。
资料由 BLNKK 根据公开来源整理。公司资料不代表已有对应方案；方案适用性仍需结合实际样品和工程条件确认。