Kinex 整合式 die-to-wafer 混合鍵合系統
晶粒對晶圓混合鍵合時，表面活化後的等待時間、污染與對位變化會影響鍵合一致性；多晶粒堆疊也需要可追溯的製程紀錄。
Applied Materials
查看供應商公開資訊，以及目前已收錄的技術方案。
查看聯絡資訊 ↓公開能力摘要
- 先進封裝沉積、電鍍與混合鍵合製程整合
應用範圍: 3D IC／HBM／CPO／感測器 · TSV 絕緣襯層 · TSV 電鍍前金屬化 · TSV／hybrid-bond 接合面 · HBM 薄晶粒背面／carrier 晶圓
目錄中的方案 · 5
Producer InVia TSV 絕緣襯層沉積
比較 TSV 深度方向的絕緣膜覆蓋，評估沉積條件與漏電風險。
Endura Ventura TSV barrier／seed 沉積
比較 TSV 填銅前的阻障層與銅種子層覆蓋，評估深孔金屬化的連續性。
Reflexion LK 銅／介電層 CMP 整平
TSV 整平與混合接合表面的銅／介電層相對高度，需要連同拋光後污染與接合結果一起評估。
Producer Avila 背面介電應力補償
評估薄晶粒堆疊前的背面介電膜應力補償與形狀調整。
工程問題中的候選方案
以下候選方案已收錄於工程問題流程，可接續查看條件、來源與比較內容。
公開來源
- 產品資料：Kinex 整合式 die-to-wafer 混合鍵合系統
- 公開資料：content/dam/site/prod-tech/semi/doc/hybrid_bonding_scalev4.pdf.coredownload.inline.pdf
- 公開資料：us/en/newsroom/media-kit-digital-assets.html
- 產品資料：Producer InVia TSV 絕緣襯層沉積
- 產品資料：Endura Ventura TSV barrier／seed 沉積
- 產品資料：Reflexion LK 銅／介電層 CMP 整平
- 產品資料：Producer Avila 背面介電應力補償
聯絡資訊
透過以下官方管道，自行聯絡供應商。
台灣 · 原廠據點
Applied Materials Taiwan, Ltd. — Hsinchu
官方來源 ↗查閱日期
美國 · 總部
Applied Materials, Inc.
官方來源 ↗查閱日期
印度 · 原廠據點
Applied Materials India Private Limited — Bangalore
官方來源 ↗查閱日期
窗口資料依原廠公開資訊整理；特定產品的負責窗口與服務範圍，請向供應商確認。
資料由 BLNKK 依公開來源整理。公司資料不代表已有對應方案；方案適用性仍需依實際樣品與工程條件確認。