先補 electrode/TSV 拓樸、背景與原始偏壓歷史。
待確認:量測是否明確接在 TSV 銅到矽 bulk,且記錄 electrode、TSV 數/密度與基板 doping?;量測是否有 guard/shield、空治具背景、settling 與環境控制?;偏壓極性、sweep/compliance/時間與先前 stress 是否可追溯,並保存未擊穿對照?工程條件
確認條件,準備下一步。
針對「TSV 絕緣 liner 漏電定位」,補充會改變評估順序的資訊,並檢查每個候選的依據與限制。
工程條件
用5個關鍵條件,看看評估順序如何改變。
先確認 TSV-to-silicon bulk 拓樸、聚合幾何與低電流背景,再以未擊穿對照比較 liner 深度和製程污染。 未知維持待確認;「可評估」只表示方法輸入齊備,不表示已診斷或通過資格。
路徑與量測
深度與製程
所有路徑的條件判斷
即時變化
目前評估順序
先補未擊穿對照、位置與製樣控制。
待確認:量測是否明確接在 TSV 銅到矽 bulk,且記錄 electrode、TSV 數/密度與基板 doping?;偏壓極性、sweep/compliance/時間與先前 stress 是否可追溯,並保存未擊穿對照?;取樣是否對位 liner 的深度、密度、晶圓位置與正常對照?先補有效量測與各階段原始樣品。
待確認:量測是否明確接在 TSV 銅到矽 bulk,且記錄 electrode、TSV 數/密度與基板 doping?;量測是否有 guard/shield、空治具背景、settling 與環境控制?;偏壓極性、sweep/compliance/時間與先前 stress 是否可追溯,並保存未擊穿對照?;成孔/liner/seed/填銅各階段與污染取樣是否有可比履歷?候選方案
條件改變後的目前判斷
此區只依你確認的條件調整評估順序;公開資料不能證明方案適用於實際樣品。
有新的測試結果?更新判讀
完成一輪對照後,按實際觀察選擇下一步。
結果只改變下一輪調查順序;不會修改條件答案、證明根因或授予方案資格。
目前判斷與下一步
依自述條件與公開資料整理;可先評估不代表已驗證樣品適用性或根因。排列順序不代表最佳方案。
已知條件 · 0
重要的未知條件 · 5
- 量測是否明確接在 TSV 銅到矽 bulk,且記錄 electrode、TSV 數/密度與基板 doping?TSV field 是並聯總值;electrode 面積、數量、密度與 substrate doping 不能忽略。任意封裝漏電或串鏈 Rc 不是 liner 證據。
- 量測是否有 guard/shield、空治具背景、settling 與環境控制?guard 不等於 shield;先記錄 cable/fixture leakage、背景和等待,不用低讀值直接判 liner 合格。
- 偏壓極性、sweep/compliance/時間與先前 stress 是否可追溯,並保存未擊穿對照?研究 -1 V accumulation 只適用其摻雜結構,不是通用測試值;擊穿破壞後樣品不能回當原始漏電。
- 取樣是否對位 liner 的深度、密度、晶圓位置與正常對照?SEM 厚度是受製樣影響的估計;記錄裂紋/smearing 等假影,不把一個截面當全孔 liner 完整。
- 成孔/liner/seed/填銅各階段與污染取樣是否有可比履歷?先保留前段、正常與未清洗對照;材料分析訊號不能單獨證明污染造成漏電。
值得評估的路徑
TSV-to-bulk 低電流量測確認
先補 electrode/TSV 拓樸、背景與原始偏壓歷史。
- 量測是否明確接在 TSV 銅到矽 bulk,且記錄 electrode、TSV 數/密度與基板 doping?
- 量測是否有 guard/shield、空治具背景、settling 與環境控制?
- 偏壓極性、sweep/compliance/時間與先前 stress 是否可追溯,並保存未擊穿對照?
哪些條件會改變這條路徑
- 量測是否明確接在 TSV 銅到矽 bulk,且記錄 electrode、TSV 數/密度與基板 doping?支持先評估: TSV/bulk 拓樸與幾何 doping 明確 · 目前不適合: 只有封裝總漏電/串鏈電阻
- 量測是否有 guard/shield、空治具背景、settling 與環境控制?支持先評估: 背景與時間/環境控制可比 · 目前不適合: 未分 fixture/背景/settling
- 偏壓極性、sweep/compliance/時間與先前 stress 是否可追溯,並保存未擊穿對照?支持先評估: 偏壓歷史明確且有未擊穿對照 · 目前不適合: 歷史不明或只剩擊穿後樣品
Liner 深度與目標完整性取樣
先補未擊穿對照、位置與製樣控制。
- 量測是否明確接在 TSV 銅到矽 bulk,且記錄 electrode、TSV 數/密度與基板 doping?
- 偏壓極性、sweep/compliance/時間與先前 stress 是否可追溯,並保存未擊穿對照?
- 取樣是否對位 liner 的深度、密度、晶圓位置與正常對照?
哪些條件會改變這條路徑
- 量測是否明確接在 TSV 銅到矽 bulk,且記錄 electrode、TSV 數/密度與基板 doping?支持先評估: TSV/bulk 拓樸與幾何 doping 明確 · 目前不適合: 只有封裝總漏電/串鏈電阻
- 偏壓極性、sweep/compliance/時間與先前 stress 是否可追溯,並保存未擊穿對照?支持先評估: 偏壓歷史明確且有未擊穿對照 · 目前不適合: 歷史不明或只剩擊穿後樣品
- 取樣是否對位 liner 的深度、密度、晶圓位置與正常對照?支持先評估: 深度/密度位置與製樣控制明確 · 目前不適合: 只有未對位一般截面
接下來先做
尚未提供結果;先補關鍵條件,再安排評估。
- 量測是否明確接在 TSV 銅到矽 bulk,且記錄 electrode、TSV 數/密度與基板 doping?
準備這些資料
- TSV field/bulk 接點;electrode 面積與 count/density/doping;背景、compliance、時間與 stress history
- 未擊穿正常/異常樣品;bulk 路徑和深度/密度座標;製樣與可破壞範圍
討論時先問
- electrode 面積、TSV count/density 與 substrate doping 如何影響總量?
- guard、背景、settling 與 compliance/stress history 是否可比?
公開參考來源
Fraunhofer / SPTS authors / IMAPSource · Electrical Characterization of Low Temperature PECVD Oxides for TSV Applications ↗2018 特定 PECVD test structures;不移植電壓、厚度或擊穿電場,擊穿後樣品不能代表原始漏電狀態。
Tektronix / Keithley · Optimizing Low Current Measurements with the 4200A-SCS Parameter Analyzer ↗通用儀測方法不是 liner 缺陷定位;有效背景與可存取 TSV/bulk 接點仍需個案驗證。
帶走目前判斷
下載評估準備摘要
把目前問題摘要、條件回答、評估順序、已選方案、前提與來源整理成可編輯的 Markdown 檔。
下載摘要或尋求協助,都不需要先選兩個方案。
選填案件與試驗版本0個案件 ·0個版本留在此瀏覽器
持續試驗紀錄
把條件、結果與假設保存成可追蹤版本。
案件只保存在同一瀏覽器。會保存案件標題、你在此處輸入的假設與修訂說明,以及結構化判斷;搜尋原文、問題摘要與附件不會自動寫入或上傳。
版本保留當時的條件、結果、假設與已選方案;後續修改不會覆寫舊版。
查看候選、完整來源與限制
相關方案
13個候選方案
TSV-to-bulk 低電流量測配置評估
Tektronix / Keithley
公開 guard/背景方法可用於已確認拓樸與原始偏壓的量測需求。
依據:Tektronix / Keithley:Optimizing Low Current Measurements with the 4200A-SCS Parameter Analyzer;Fraunhofer / SPTS authors / IMAPSource:Electrical Characterization of Low Temperature PECVD Oxides for TSV Applications查看適用前提、排除條件與正式方案關係
目前只有經查核的公開流程資料,未與 BLNKK 正式方案資料庫中的單一產品紀錄建立對應。
- TSV field/bulk 接點
- electrode 面積與 count/density/doping
- 背景、compliance、時間與 stress history
- 研究 -1 V 當通用 operating voltage
- 並聯總值直接當單 via 電阻
TSV Liner 目標截面與材料分析評估
ASE
可對保存樣品規劃位置/深度 FIB 和材料取樣,保留假影控制。
依據:ASE:Failure Analysis Lab;Fraunhofer / SPTS authors / IMAPSource:Electrical Characterization of Low Temperature PECVD Oxides for TSV Applications查看適用前提、排除條件與正式方案關係
目前只有經查核的公開流程資料,未與 BLNKK 正式方案資料庫中的單一產品紀錄建立對應。
- 未擊穿正常/異常樣品
- bulk 路徑和深度/密度座標
- 製樣與可破壞範圍
- 擊穿裂紋當原始缺陷
- 未對位截面推全片 liner
漏電路徑、liner 與污染共同審查
BLNKK 工程審查需求(服務方待確認)
有效量測、保存的深度取樣及階段對照均齊備才比較完整性與污染假設。
依據:Fraunhofer / SPTS authors / IMAPSource:Electrical Characterization of Low Temperature PECVD Oxides for TSV Applications;Tektronix / Keithley:Optimizing Low Current Measurements with the 4200A-SCS Parameter Analyzer;KLA / SPTS:SPTS Etch and Deposition Processes for Advanced Packaging;ASE:Failure Analysis Lab查看適用前提、排除條件與正式方案關係
目前只有經查核的公開流程資料,未與 BLNKK 正式方案資料庫中的單一產品紀錄建立對應。
- 有效 TSV-to-bulk I-V
- 未擊穿深度/密度取樣
- 成孔到填銅分段控制
- 任意封裝漏電標 liner breakdown
- 量到污染即宣告唯一根因
B1500A 低電流 I–V 特性分析
Keysight Technologies
TSV 或絕緣測試結構出現漏電時,需要比較偏壓與電流的關係,先核對量測有效性。
依據:Keysight 產品頁與 2026 年 8 月 17 日資料表說明模組配置,並分別列出解析度、精度及其量測條件。查看適用前提、排除條件與正式方案關係
- 具有可接觸測試端子的結構,例如 TSV-to-bulk 試片;須建立可用接點、守衛(guard)接線及低漏電治具。
- 適用邊界 I–V 不能單獨區分絕緣襯層針孔、污染或裂紋,也不能定位缺陷深度。標稱解析度不等於實測精度或整套治具的可用漏電下限。 評估準備 BLNKK 建議整理接點圖、偏壓序列與限流、預期漏電、量測溫度、guard 接線及空白治具對照結果。 向供應商確認 確認 SMU 與所需選配、治具及接線、量測積分與穩定時間,以及實際量測下限和校正流程。請說明低電流量測的環境條件。
Producer InVia TSV 絕緣襯層沉積
Applied Materials
比較 TSV 深度方向的絕緣膜覆蓋,評估沉積條件與漏電風險。
依據:InVia 產品頁說明介電覆蓋用途;HBM 技術頁另描述 InVia 2,不能直接視為同一版本的規格。查看適用前提、排除條件與正式方案關係
- 產品頁列出 via-first、via-middle 與中介層 TSV;需依孔形、熱預算與膜層需求核對配置。
- 適用邊界 設備的覆蓋或耐電表現不等於本 TSV 已合格,也不是既有襯層缺陷的修復方法。不同版本的溫度與沉積能力需分別確認。 評估準備 BLNKK 建議整理孔深/孔徑與側壁形貌、目標膜厚、前處理與熱預算,以及深度取樣、漏電與介面觀察。 向供應商確認 確認設備版本、介電材料與沉積窗口、深度覆蓋及耐電測試條件,並討論後續金屬化相容性與樣品驗證。
EVOLVITY 300 TSV 低電流量測接觸與環境平台
FormFactor
TSV 漏電比較,需先區分待測結構電流與接觸、治具及環境背景。
依據:2025 年 4 月 8 日官方發表資料明列半自動 RF/DC 評估與量測輔助工具相容性。查看適用前提、排除條件與正式方案關係
- 原廠定位於 300 mm 級晶圓特性評估;若用於 TSV 漏電,須具備可接觸且可分別偏壓的測試墊。
- 適用邊界 探針台不等於完整低電流儀器;公開 RF/DC 用途不直接證明 TSV 漏電靈敏度,也不能單憑電流定位埋藏襯層缺陷。 評估準備 BLNKK 建議整理測試墊、偏壓/電流範圍、儀器、guard 接法、溫濕度、背景及穩定時間。 向供應商確認 請確認接觸、屏蔽/guard、溫控配置與儀器整合,並用空白/參考結構確認量測下限、穩定性及重複性。
SPTS Osprey TSV 介電襯層 PECVD
KLA
比較 TSV 襯層的膜質、應力與熱預算。
依據:當前 Osprey 具名段落列出介電膜、應力調整及 TSV 襯層用途。查看適用前提、排除條件與正式方案關係
- 官方列出 via-last TSV liner;孔形、介電材料、厚度與覆蓋需依實際配置確認。
- 適用邊界 公開用途不代表所有高深寬比孔皆符合漏電/崩潰規格。低溫與應力表現依材料、配方及腔體配置而異。 評估準備 BLNKK 建議整理孔形、膜厚、既有疊層、熱預算及電性目標,對照側壁覆蓋、介面與漏電/崩潰資料。 向供應商確認 請確認可用材料/配方、溫度與應力窗口、除氣選配、覆蓋能力,以及電性與介面驗證方法。
TOK PMER P-CY1000 深矽蝕刻光阻
Tokyo Ohka Kogyo Co., Ltd.
在 TSV 襯層漏電研究中比較上游深矽蝕刻遮罩,先釐清側壁形貌與殘留,再檢查後續介電層覆蓋。
依據:TOK 的具名產品頁說明 P-CY1000 深蝕刻用途及低溫抗裂示例,未提供特定 TSV 襯層覆蓋或漏電的驗證結果。查看適用前提、排除條件與正式方案關係
- 公開用途涵蓋 MEMS/TSV 深矽蝕刻;需依實際孔形、遮罩厚度與 Bosch/非 Bosch 流程確認牌號和條件。
- 適用邊界 光阻抗裂不能單獨證明側壁平整、襯層連續或漏電合格,也不能修復已有漏電的 TSV。頁面示例條件不能當成所有孔形的製程窗口。 評估準備 BLNKK 建議準備孔徑/深度、光阻厚度與圖形、蝕刻化學及溫度履歷。保留去膠後側壁/殘留影像,若有襯層截面和漏電位置,可用於前後對照。 向供應商確認 確認遮罩與蝕刻條件、抗裂示例的適用範圍及去膠方式。再約定側壁、殘留與後續襯層覆蓋的檢查,漏電仍需獨立電性驗證。
KOBUS F.A.S.T. TSV 氧化矽襯層沉積
Plasma-Therm
TSV liner 漏電比較需區分介電沉積、孔型與實際電性背景。
依據:產品與製程頁相互連結,說明較厚保形膜用途及 2.5D/3D TSV 絕緣層案例。查看適用前提、排除條件與正式方案關係
- 官方明列 SiO₂ TSV liner 用途;需依孔深/寬、晶圓與熱預算評估製程。
- 適用邊界 原廠指出並非所有用途都適合;較厚保形膜描述不等於所有孔型皆達 ALD 保形程度,亦未證明本 TSV 無針孔或通過漏電/崩潰驗證。 評估準備 BLNKK 建議整理 TSV 深寬比、表面與清潔履歷、目標膜厚/熱預算,以及量測拓樸、低電流背景與未擊穿對照。 向供應商確認 請確認前驅物與設備配置、孔內膜厚分布、污染與覆蓋評估,以及代表性 TSV 的絕緣、漏電與崩潰測試。
PHEMOS-X 半導體漏電位置分析
Hamamatsu Photonics
量到漏電後,需要縮小後續取樣範圍。
依據:原廠頁面與 2025 年 7 月型錄說明發光、熱鎖相及選配雷射/TD 成像方法。查看適用前提、排除條件與正式方案關係
- 供半導體故障定位;須配合可重現的電性刺激、光學可達性及適合的偵測配置。
- 適用邊界 偵測能力隨樣品與配置而變;訊號定位不直接量得 TSV 絕緣襯層深度,也不證明失效根因。 評估準備 BLNKK 建議準備漏電曲線、偏壓條件、樣品與金屬層資訊,規劃良品對照及後續截面取樣。 向供應商確認 確認適合的偵測器、光路、偏壓與探針安排,以及是否需雷射或 TD 選配;以實樣確認訊號可辨識程度。
4200A-SCS 低電流與 TSV 漏電量測
Keithley Instruments
在 TSV 漏電比較中,先釐清偏壓下的電流變化是否受接線、寄生電容或量測設定影響。
依據:原廠產品頁及低電流應用說明公開模組配置、接線電容與漏電量測注意事項,未提供特定 TSV liner 的判定標準。查看適用前提、排除條件與正式方案關係
- 適用可接近電極的試片;需依預期電流、偏壓及線材/探針台配置選擇 SMU、前置放大器與測試方式。
- 適用邊界 標示解析度不等於實際系統底噪。接線與試片電容、等待時間及偏壓條件需實測確認;漏電結果不能單獨證明失效根因或可靠度。 評估準備 BLNKK 建議準備電極/接線圖、偏壓與預期電流、線材及探針台資訊,以及正常對照與電流隨時間的紀錄。 向供應商確認 確認所需 SMU/前置放大器、guarding 與寄生電容處理、量程及穩定時間;約定實際試片的底噪、重複性及安全偏壓驗證。
SENresearch 4.0 代表性薄膜光學比較
SENTECH Instruments
比較 TSV liner 製程的代表性薄膜,建立可追溯的厚度與光學性質資料。
依據:原廠公開介電堆疊量測與軟體建模、擬合及報告流程;未提供深 TSV 側壁或漏電判定的驗證資料。查看適用前提、排除條件與正式方案關係
- 適用光學可量測的代表性平面試片;依材料堆疊、表面狀態與量測需求選擇光譜、角度及映射配置。
- 適用邊界 厚度與光學性質取決於模型及參數約束;平面試片結果不能保證深 TSV 側壁覆蓋,也不能直接判定漏電或污染。 評估準備 BLNKK 建議準備薄膜/基材堆疊、預期厚度、表面狀態、現行製程與參考厚度資料。保留對照試片、原始光譜及擬合模型。 向供應商確認 確認所需光譜/角度、選配與試片適用性,以及粗糙度或背面反射的模型處理;約定參考方法交叉檢查和量測重複性。
Striker TSV 共形絕緣內襯
Lam Research
TSV 漏電製程評估需比較內襯的深度覆蓋與介電特性,避免僅依名目厚度判讀。
依據:產品頁說明共形內襯用途;2025 年 HBM 技術解說提供 TSV 內襯與 Striker 的應用脈絡。查看適用前提、排除條件與正式方案關係
- 原廠將 ALD 與次世代 TSV 氧化物內襯連結;實際幾何、暴露材料及熱預算須配合選定配置確認。
- 適用邊界 共形沉積不保證無缺陷或符合漏電限值;側壁/底部厚度、材料介面與後續製程仍需獨立查驗。 評估準備 BLNKK 建議準備 TSV 幾何與材料、熱歷史、目標內襯厚度、深度截面及未擊穿電性對照。 向供應商確認 請確認適用機型與膜材、深度覆蓋及缺陷量測、熱預算和後續製程相容性,以及可提供的樣品驗證。
仍缺少的證據與適用條件
- 尚無本 liner 的 operating voltage、擊穿/壽命門檻或單 via 觀察資格;並聯 field 不提供單 via 定位。
- 尚無供應商參與確認、樣品驗證或真實專業回覆;公開能力不能代表承接意願。
- 本地方法尚未刊登為可證實相同關係的 canonical solution。
參考資料
14筆原廠或機構資料
展開查核來源與限制
參考資料
14筆原廠或機構資料
研究 TSV electrode-to-bulk I-V;liner 截面取樣涉及深度/密度,SEM 厚度估計受製樣假影影響。
限制:2018 特定 PECVD test structures;不移植電壓、厚度或擊穿電場,擊穿後樣品不能代表原始漏電狀態。低電流量測需控制 fixture/cable leakage、背景、guard/shield 與 settling。
限制:通用儀測方法不是 liner 缺陷定位;有效背景與可存取 TSV/bulk 接點仍需個案驗證。列電性定位、非破壞分析及目標截面/FIB、SEM、EDX、XPS 分析能力。
限制:公開服務清單不保證微細 pad/TSV/殘膜尺度檢出或化學鑑別;取樣與承接另確認。列高深寬比 TSV barrier/seed PVD 覆蓋及低溫 PECVD liner 能力。
限制:2022 年原廠設備能力;沒有本孔深度均勻性、liner 壽命或材料相容性的樣品驗證。Keysight 產品頁與 2026 年 8 月 17 日資料表說明模組配置,並分別列出解析度、精度及其量測條件。
限制:適用邊界 I–V 不能單獨區分絕緣襯層針孔、污染或裂紋,也不能定位缺陷深度。標稱解析度不等於實測精度或整套治具的可用漏電下限。 評估準備 BLNKK 建議整理接點圖、偏壓序列與限流、預期漏電、量測溫度、guard 接線及空白治具對照結果。 向供應商確認 確認 SMU 與所需選配、治具及接線、量測積分與穩定時間,以及實際量測下限和校正流程。請說明低電流量測的環境條件。InVia 產品頁說明介電覆蓋用途;HBM 技術頁另描述 InVia 2,不能直接視為同一版本的規格。
限制:適用邊界 設備的覆蓋或耐電表現不等於本 TSV 已合格,也不是既有襯層缺陷的修復方法。不同版本的溫度與沉積能力需分別確認。 評估準備 BLNKK 建議整理孔深/孔徑與側壁形貌、目標膜厚、前處理與熱預算,以及深度取樣、漏電與介面觀察。 向供應商確認 確認設備版本、介電材料與沉積窗口、深度覆蓋及耐電測試條件,並討論後續金屬化相容性與樣品驗證。2025 年 4 月 8 日官方發表資料明列半自動 RF/DC 評估與量測輔助工具相容性。
限制:適用邊界 探針台不等於完整低電流儀器;公開 RF/DC 用途不直接證明 TSV 漏電靈敏度,也不能單憑電流定位埋藏襯層缺陷。 評估準備 BLNKK 建議整理測試墊、偏壓/電流範圍、儀器、guard 接法、溫濕度、背景及穩定時間。 向供應商確認 請確認接觸、屏蔽/guard、溫控配置與儀器整合,並用空白/參考結構確認量測下限、穩定性及重複性。當前 Osprey 具名段落列出介電膜、應力調整及 TSV 襯層用途。
限制:適用邊界 公開用途不代表所有高深寬比孔皆符合漏電/崩潰規格。低溫與應力表現依材料、配方及腔體配置而異。 評估準備 BLNKK 建議整理孔形、膜厚、既有疊層、熱預算及電性目標,對照側壁覆蓋、介面與漏電/崩潰資料。 向供應商確認 請確認可用材料/配方、溫度與應力窗口、除氣選配、覆蓋能力,以及電性與介面驗證方法。TOK 的具名產品頁說明 P-CY1000 深蝕刻用途及低溫抗裂示例,未提供特定 TSV 襯層覆蓋或漏電的驗證結果。
限制:適用邊界 光阻抗裂不能單獨證明側壁平整、襯層連續或漏電合格,也不能修復已有漏電的 TSV。頁面示例條件不能當成所有孔形的製程窗口。 評估準備 BLNKK 建議準備孔徑/深度、光阻厚度與圖形、蝕刻化學及溫度履歷。保留去膠後側壁/殘留影像,若有襯層截面和漏電位置,可用於前後對照。 向供應商確認 確認遮罩與蝕刻條件、抗裂示例的適用範圍及去膠方式。再約定側壁、殘留與後續襯層覆蓋的檢查,漏電仍需獨立電性驗證。產品與製程頁相互連結,說明較厚保形膜用途及 2.5D/3D TSV 絕緣層案例。
限制:適用邊界 原廠指出並非所有用途都適合;較厚保形膜描述不等於所有孔型皆達 ALD 保形程度,亦未證明本 TSV 無針孔或通過漏電/崩潰驗證。 評估準備 BLNKK 建議整理 TSV 深寬比、表面與清潔履歷、目標膜厚/熱預算,以及量測拓樸、低電流背景與未擊穿對照。 向供應商確認 請確認前驅物與設備配置、孔內膜厚分布、污染與覆蓋評估,以及代表性 TSV 的絕緣、漏電與崩潰測試。原廠公開半導體故障定位與多種成像配置。
限制:適用邊界 偵測能力隨樣品與配置而變;訊號定位不直接量得 TSV 絕緣襯層深度,也不證明失效根因。 評估準備 BLNKK 建議準備漏電曲線、偏壓條件、樣品與金屬層資訊,規劃良品對照及後續截面取樣。 向供應商確認 確認適合的偵測器、光路、偏壓與探針安排,以及是否需雷射或 TD 選配;以實樣確認訊號可辨識程度。原廠公開半導體參數與低電流量測配置。
限制:適用邊界 標示解析度不等於實際系統底噪。接線與試片電容、等待時間及偏壓條件需實測確認;漏電結果不能單獨證明失效根因或可靠度。 評估準備 BLNKK 建議準備電極/接線圖、偏壓與預期電流、線材及探針台資訊,以及正常對照與電流隨時間的紀錄。 向供應商確認 確認所需 SMU/前置放大器、guarding 與寄生電容處理、量程及穩定時間;約定實際試片的底噪、重複性及安全偏壓驗證。原廠公開介電堆疊、映射及光學模型用途。
限制:適用邊界 厚度與光學性質取決於模型及參數約束;平面試片結果不能保證深 TSV 側壁覆蓋,也不能直接判定漏電或污染。 評估準備 BLNKK 建議準備薄膜/基材堆疊、預期厚度、表面狀態、現行製程與參考厚度資料。保留對照試片、原始光譜及擬合模型。 向供應商確認 確認所需光譜/角度、選配與試片適用性,以及粗糙度或背面反射的模型處理;約定參考方法交叉檢查和量測重複性。產品頁說明共形內襯用途;2025 年 HBM 技術解說提供 TSV 內襯與 Striker 的應用脈絡。
限制:適用邊界 共形沉積不保證無缺陷或符合漏電限值;側壁/底部厚度、材料介面與後續製程仍需獨立查驗。 評估準備 BLNKK 建議準備 TSV 幾何與材料、熱歷史、目標內襯厚度、深度截面及未擊穿電性對照。 向供應商確認 請確認適用機型與膜材、深度覆蓋及缺陷量測、熱預算和後續製程相容性,以及可提供的樣品驗證。評估前確認
開始評估前要問的問題
展開評估清單
評估前確認
開始評估前要問的問題
- electrode 面積、TSV count/density 與 substrate doping 如何影響總量?
- guard、背景、settling 與 compliance/stress history 是否可比?
- 未擊穿 liner 的深度/密度如何取樣並控制製樣假影?
相關技術問答
- electrode 面積、TSV count/density 與 substrate doping 如何影響總量?
- guard、背景、settling 與 compliance/stress history 是否可比?
